数电实验讲义讲解

1、实验一门电路逻辑功能测试及逻辑变换、实验目的:1 掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。2熟悉TTL中、小规模集成电路的外型、管脚和使用方法。3. 熟悉逻辑功能的变换。、实验仪器及器件：1.数字电路实验箱1台2.二输入四与非门74LS001片3.二输入四或非门74LS281片4.二输入四异或门74LS861片5.数字万用表1块、实验预习：1 复习各种门电路的逻辑符号、逻辑函数式、真值表。2查出实验所用集成电路的外引脚线排列图，熟悉其引脚线位置及各引脚线用途。四、实验原理:1 测试门电路的逻辑功能与非门的逻辑功能：有 0出1，全1出0。与非门的逻辑函数式：y=AB，每个与Vc

2、c4B4A4Y3B3A3Y1A1B1Y2A2B2YGND1出0，全0出1。y=A+B74LS00为二输入四与非门，即在一块集成块内含有四个互相独立的与非门 非门有2个输入端。如下0图所示入与非门或非门的逻辑功能：有或非门的逻辑函数式：74LS28为二输入四或非门 非门有2个输入端。即在一块集成块内含有四个互相独立的或非门，每个或VDDA4B4Y4Y3B3A3141 13 12111098r=p9 + _)丄+ J111234567 异或门的逻辑功能：相同出0，相反出1。异或门的逻辑函数式：Y=A ® B=AB+AB"74LS86为二输入四异或门，即在一块集成块内含有四个互相

3、独立的异或门，每个异1A IB 1Y 2A 2B 2Y GMD(c)74LS662 门电路的逻辑变换：就是用与非门等组成其它门电路。方法：先对其它门电路的函数式用摩根定理等公式变换成与非式，再画出相应逻辑图，然后用与非门实现之。五、实验内容：实验前先检查实验箱电源是否正常，然后选择实验用的集成电路，按接线图连线。特别注意V cc及地线不能接错。线接好后经指导教师检查无误方可通电。实验中改动接线必须先 断开电源，接好线后再通电实验。1. 测试二输入四与非门74LS00 一个与非门的输入和输出之间的逻辑关系。任选二个输入端 A、B接电平开关(KiK16中任选二个)，另外的输入端悬空，分 别测出各种

4、输入状态下输出逻辑状态和输出电压填入表1中。表1输 入输出ABY电压(V)00011011测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。任选二个输入端 A、B接电平开关，另外的输入端接地，分别测出各种输入状态下输出逻辑状态和输出电压填入表2中。表2输 入输出ABY电压(V)00011011测试出二输入四异或门 74LS86，个异或门的输入和输出之间的逻辑关系。任选二个输入端 A、B接电平开关，分别测出各种输入状态下的输出状态和输出电压填入表3中。表3输 入输出ABY电压(V)000110112. 门电路的逻辑变换 用与非门构成或门，测出其真值表加以验证：用一片74LS

5、00与非门构成或门 Yi=A+B= A B，画出逻辑电路图，并在图中标明 芯片引脚号，按图接好线后，测试并填入表4中。表4输入输出ABY1电压(V)Y 2电压(V)00011011 用与非门74LS00构成同或门：(选做)将同或门函数式转化为与非门函数式丫2,画出逻辑图，并在图中标明芯片引脚号，按图接线，测试并填入表 4中。六、实验提示：1. 将被测器件插入实验台上的14芯插座中。2. 将器件的引脚7与实验台的“地” (GND )连接，将器件的引脚 14与实验台的+5V 连接。3. 用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。4. 将被测器件的输出引脚与实验台上的

6、电平指示灯连接。指示灯亮表示输出电平为 1,指示灯灭表示输出电平为 0。七、实验报告内容：1实验目的、实验中所使用的器件引脚图；按各步骤要求填表。2回答问题：怎样判断门电路逻辑功能是否正常？ 由实验结果说明控制门的作用。3）讨论 TTL 与非门闲置输入端的处理方法。、实验目的1、学会正确使用中规模集成芯片（ MSI）组合逻辑电路，掌握译码器的应用，学会测 试其逻辑功能。2、学习集成芯片使能端的功能、用法。3、学会利用译码器实现逻辑函数的使用方法。4、学习用仪器检测故障，排除故障。5、学习集成译码器的扩展方法 。二、实验设备及器件1、 数字电路实验箱1台2、 74LS139双2线-4线译码器1片

7、3、万用表、若干连线。4、 74LS00二输入四与非门1片三、实验原理译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意。译码器：实现译码功能的电路。译码器特点：输入是以n位二进制代码形式出现，输出是与之对应的电位信息。译码器分类：通用译码器：二进制、二一十进制译码器。集成译码器是一种具有特定逻辑功能的组合逻辑器件，本实验以双2线一4线译码器74LS139为主，通过实验进一步掌握集成译码器。1. 74LS139管脚及功能译码霸74139貝個表7T曲為Y3 Yj Yi V；X X11110 011100 1110 11 010 1101 1OLLI由功能表可知：（1） 使能端（G=

8、1）时，四个译码输出都是无效电平，即输出全为高电平“1”；（2）使能端（G=0时，译码器四个输出中仅与输入对应的一个输出端为有效低电平“ 0”，其余输出无效电平“ 1 ”；(3) 在使能条件下，每个输出都是输入变量的最小项，因而输出函数可写成最小项的 形式。但应考虑到芯片是输出低电平有效，需要转换。2. 用74LS139和门电路实现组合电路逻辑变量作为译码器输入变量，即可用74LS139和与非门实现逻辑函数。四、实验内容完成以下测试。(1) 测试2线一4线译码器74LS139的逻辑功能(列出真值表验证之)。4个译码输出引脚Y0 Y3接电平指示灯，改变引脚 G、B、A的电平，产生相应输出信号。

9、观测并记录指示灯的显示状态。(2) 用双2线一4线译码器74LS139扩展为3线一8线译码器，画出接线图，列出真 值表，接线并验证真值表。(3) 用74LS139构成逻辑函数发生器 F= A B C+ ABC，画出接线图，并在图中标明 芯片引脚号，列出真值表，接线并验证真值表。五、预习要求：1、提前预习实验内容及相关知识；2、复习译码器的工作原理。3、熟悉译码器74LS139各引脚功能和使用方法，列出真值表，画出所要求的具体实 验线路图。4、对于选做实验，自行设计电路。列出必要的真值表、表达式，画出接线图。六、实验报告：1. 对各项实验列真值表，画接线图和标出集成块引脚号。2. 分析实验中出现

10、的问题。总结译码器的使用体会。3. 思考如何用74LS139实现三人表决电路，写出分析过程。、实验目的6、 学会正确使用中规模集成芯片（MSI）组合逻辑电路，掌握数据选择器的应用，学会测试其逻辑功能。7、学习集成芯片使能端的功能、用法。8、学会利用数据选择器实现逻辑函数的使用方法。9、学习用仪器检测故障，排除故障。10、学习集成数据选择器的扩展方法。【、实验设备及器件1、数字电路实验箱2、 74LS153双四选一数据选择器1片3、万用表、若干连线。三、实验内容完成以下测试。（1） 测试74LS153中一个四选一数据选择器的逻辑功能（列出真值表验证之）。4个数据输入引脚 C0 C3接逻辑开关，改

11、变引脚 B、A的电平，观测并记录指 示灯的显示状态。（2） 用双四选一数据选择器 74LS153扩展为八选一数据选择器，画出接线图，列出真 值表，接线并验证真值表。（3）用74LS153构成逻辑函数发生器 F=A B C+ ABC，画出接线图，并在图中标明 芯片引脚号，列出真值表，接线并验证真值表。四、预习要求：5、提前预习实验内容及相关知识；6、复习数据选择器的工作原理。7、熟悉数据选择器74LS153各引脚功能和使用方法，列出真值表，画出所要求的具 体实验线路图。8、对于思考题，列出真值表、写出表达式，先自行设计电路。五、实验报告:1. 对各项实验列真值表，画接线图和标出集成块引脚号。2.

12、 分析实验中出现的问题。总结数据选择器的使用体会。3. 思考如何用 74LS153 实现三人表决电路，写出分析过程，画出连线图，填充相应 真值表。、实验目的：1掌握基本 RS、D、JK 触发器逻辑功能及其测试方法。2熟练掌握触发器的基本性质：2 个稳态和触发翻转。3了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发 ）及其触发特点。4.学会正确使用集成触发器。5.学会不同触发器间相互转换的方法。（选做）、实验仪器及器件：1数学电路实验箱1台2双踪示波器1台3万用表1块4器件：74LS74 双 D 触发器1片74LS73 双 JK 触发器1片74LS00 四 2 输入与非门1片三、实验预习：

13、1对所用的集成触发器查出外引线排列图，了解集成块各管脚作用。 2复习 RS、D 、JK 触发器的逻辑功能（包括：逻辑符号、真值表、特性方程、时序 图）及不同触发器之间相互转换的方法。四、实验原理： 触发器是组成时序电路的最基本单元，也是数字逻辑电路中另一种重要的单元电路，它 在数字系统和计算机中有着广泛的应用。 触发器有集成触发器和门电路 （主要是“与非门 ） 组成的触发器。按其功能可分为有RS触发器、JK触发器、D触发器、T和T'功能等触发器。触发方式有电平触发和边沿触发两种。1触发器是具有记忆功能能存储数字信息的最常用的一种基本单元电路，是构成时序 逻辑电路的基本逻辑部件。触发器具

14、有两个稳定的状态：0状态和 1 状态；在适当触发信号作用下， 触发器的状态发生翻转， 即触发器可由一个稳态转换到另一个稳 态。当输入触发信号消失后，触发器翻转后的状态保持不变（记忆功能）。2根据电路结构和功能的不同，触发器有RS 触发器、 D 触发器、 JK 触发器、 T 触发器、T，触发器等类型。下面将它们的逻辑功能的表示方法列于下表中：RS触发器鱼SrcpQ L RdQn+1不定T/触发器QCdn+1Q特 性 方 程特占八、Qn+1=S+RQnSR=0n+1 n nQ =JQ +KQn+1 nQ =Qn+1Q =Dn+1nQ =T ® Q1信号双端输入2.具有置0、置1、保持功能

15、3.S和R有约束条件，SR=01信号双端输入2.具有置0、置1、保持、翻转功能1信号单端输入2.具有置0、置1信号单端输入2.具有保持、翻转功能1输入端接“1”2具有翻转功能1功能上表中逻辑符号上的Rd是直接复位端，Sd是直接置位端，只要 冷=0 , 二1,则触发器置0； Rd =1 , Sd =0,则触发器置1;其作用不受CP脉冲的控制。3集成触发器的主要产品是 D触发器和JK触发器，其他功能的触发器可由D、JK触发器进行转换。将D触发器的D端连到其输出端 Q，就构成T，触发器。将JK触发器的J、K端连在一起输入信号，就构成 T触发器；J、K端连在一起输入高电平（或悬空），就 构成T，触发器

16、。（选做）五实验内容：1. 基本RS触发器功能测试： 将两个TTL与非门首尾相连构成基本 RS触发器，如图1所示。S、R端接电平开 关输出，Q、Q端接电平指示灯，改变 S、R的电平，观测并记录 Q、Q的值。 将图中S、R端接电平开关，Q、Q端接电平显示灯。按表 1顺序在S、R端加信 号，观察并记录Q、Q端状态填入表1中，并说明其逻辑功能。表1SRQ逻辑功能11100100当S、R都接低电平时，观察 Q、Q端的状态。当S、R同时由低电平跳为高电平 时，注意观察Q、Q端，重复35次，看Q、Q端的状态是否相同，以正确理解 不 定”状态含义。图1图2图32. D触发器功能测试：双D触发器74LS74逻

17、辑符号如图2所示。 将图中SD、R?、D、CP端接电平开关，Q、Q端接电平显示灯。按表 2顺序输 入信号，观察并记录 Q、Q端状态填入表中，并说明其逻辑功能。表2STRTCPDQ nQn* 尹逻辑功能01XXX10XXX11f(0 T 1)00111f(0 T 1)1013. JK触发器功能测试： 双JK触发器 74LS73的逻辑符号如图3所示。 _ 将图中Sd、Rd、J、K、CP端接电平开关，Q、Q端接电平显示灯，按下表的顺序输入信号，观察并记录 Q、Q端状态填入表中，并说明其逻辑功能。STRTCPJKQ n逻辑功能01XXXX10XXXX11T 0)000111A T 0)010111(T

18、 0)100111A T 0)11014 触发器功能转换：（选做） 将D虫发器和JK触发器转换成 V触发器，列出表达式，画出这两个实验电路图。 令Sd = Rd =i（悬空）,在cp端输入连续脉冲（f=1KHZ），用示波器同时观察并记录 Q 及CP端波形，自拟相应表格，比较两者关系（两个电路都要观察）。六、实验报告：1 画出各实验线路图（标出集成块引脚号）及实验数据记录表，写出各触发器特性方程。2 总结各类触发器的特点。实验五计数器的逻辑功能、实验目的：1 掌握集成计数器的逻辑功能测试方法及其应用。2 运用集成计数器构成任意进制计数器。、实验仪器和器件1台1台2片1片1 数字电路实验箱2. 示

19、波器3. 器件:74LS162 同步4位BCD计数器74LS002输入四与非门、实验预习：1 复习教材中有关集成块 74LS162的内容，了解其逻辑功能。查出其外引线排列图, 了解各管脚的作用。2复习用74LS162构成任意进制计数器的两种方法（反馈归零法和反馈置数法）四、实验原理：计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分有：同步计数器和异步计数器；根据计数进制的不同分为：二进制、十进制和任意进制计数器；根据计数的增减趋势分为：

20、加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。目前，TTL和CMOS集成计数器都有较齐全的品种。使用者只需借助于器件手册提供的功能 表和引脚排列图，就能正确地运用这些器件。74LS162管脚图和功能表：输入摘出功能RoLDgpETCP 1DjDi DoQ Qi Qi QGXXXXX X X X0 Q 0010XXt |dj d： di 心dj dh dg do同步置数I1ttIX X X X0XX X X XX,0XX X X X保持 LQcc = <b74LS162是同步4位BCD计数器，具有下述功能： 异步清零：CR=1 , Q3Q2QiQo=OOOO 异步置数：CR=0

21、 , LD =0, Q3Q2QiQo=D3D2DiDo 保持： CR=0 , LD =1, CPu=CPd=1, Q3Q2Q1Q0 保持原态 加计数：CR=0, LD =1，CPu=CP, CPd=1，Q3Q2Q1Q0按加法规律计数利用集成计数器芯片可方便地构成任意（N）进制计数器。方法： 反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。关键：是清零信号的选择与芯片的清零方式有关。异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为 0N-1 ;同步清零方式以 N-1作为反馈识别

22、码， 其有效循环状态为 0N-1。还要注意清零端的有效电平，以确定用与门还是与 非门来引导。 反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成 Nb,再来计数脉冲，计数器在 Nb基础上继续计数 直至Na,又进行新一轮置数、计数。关键：是反馈识别码的确定与芯片的置数方式有关。异步置数方式以Na =Nb+N作为反馈识别码，其有效循环状态为NbNa；同步置数方式以 Na =N b+N-1作为反馈识别码，其

23、有效循环状态为 NbNa。还要注意置数端的有效电平，以确定用与门还是 与非门来引导。五、实验内容：1 测试集成计数器 74LS162的逻辑功能：按芯片引脚图将 CR、LD、D3、D2、D1、Do端接电平开关，Q3、Q2、Qi、Qo端接电平显示灯。测试 Q3Qo状态填入表1中，并说明逻辑功能。表1输入输出逻辑功能CRLDD3D2DiDoQ3Q2Qi Qo1XXXXX00101001XXXX 将CR=0、LD =1, Q3、Q2、Qi、Q0端接电平显示灯、并同时分别接译码显示电路“84、2、1 ”插孔上，CPu、CP d分别输入连续脉冲（f=1HZ），观察数码管数字的变化，同时记录Q 3Qo状态填

24、入表2。表2加计数输出CPu=CP fCPd=1Q3 Q2 Qi Qo01234567892.用74LS192构成任意进制计数器：反馈归零法： 用一片74LS162和一片74LS00组成六进制计数器。按图 2接线，将Q3、Q2、Qi、Qo端接电平显示灯、并同时分别接到译码显示电路“、4、2、1”插孔上，CPu输入连续脉冲（f= 1HZ），观察数码管数字的变化，同时记录 Q3Qo状态填入表4中。 CPu端输入连续脉冲（f= 1KHZ ）,用双踪示波器同时观测并记录CP和Q2的波形，比较其频率。图2 表4CP输出(1HZ )Q3 Q2 Qi Qo0123456pCPJLTLQi Q?QiQCFu

25、74LS192 crOs 0?DiEXi<1KHZ) 反馈置数法：自行设计，用一片 74LS162和一片74LS00组成六进制计数器。（3）任选一种方法，用两片 74LS162和一片74LS00组成六十进制计数器。（选做）。六、实验报告：1 画出测试电路（标出集成块引脚号）和实验波形及数据表、分析测试结果。2设计构成六进制计数器的两种方法，并画出相应的状态图。3讨论实验中遇到的问题。综合实验实验一循环灯电路（选做）一、实验任务和目的l、实验任务设计并组装产生循环灯所需的下列状态序列的电路。100 001 0110 10E0010 0101 1010 11012、实验目的（1）熟悉双向移位

26、寄存器的工作原理、集成电路的使用方法和使能端的作用。（2） 学习设计和组装特殊状态序列的移位寄存器（计数器）。（3）学习分析和排除故障。二、实验预习设计实验任务所要求实现的电路。其方框图见下图所示。选定器件型号。画出安装图。用寄存器的每一位控制一组灯。各组灯布置成各式各样的图案。由于寄存器具有不同的状态，点亮的灯光就形成多种多样的美丽的画面。寄存器的状态不断地循环变化，又给这些图案添加了动感。因此，设计最佳的寄存器状态序列，就会形成动人的灯光循环。而在其中，数字电路的任务就是提供循环灯所需的状态序列。方法之一，就是用双向移位寄存器与一个次态逻辑电路来产生，如图所示。这个次态逻辑电路以寄存器的并行输出Q3、Q2、Q1、Q0为自变量。函数是 M、DSL和DSR。其中，M控制寄存器的移位方向， M=1 , 寄存器左移； M = 0,右移。Dsl是左移串行输入； Dsr是右移串行输入。由现态（第 n拍） 和次态（第n + I拍）的Q3Q2Q1Q0,可确定寄存器应向左移还是向右移，串行输入应该是1还是0。从而列出真值表，画出次态逻辑电路，实现预期的状态序列。例如，Qo Qi Q2Q3现态为1000,要求次态为0100,则寄存器中的数码应右移， M = 0,右移串行输入 Dsr=0,左 移串行输入Dsl无关。也就是说，当Q0=1