组合逻辑电路的分析及设计学习教案

1、会计学1组合组合(zh)逻辑电路的分析及设计逻辑电路的分析及设计第一页，共106页。 所谓逻辑电路的分析，就是找出给定逻辑电路输出和所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程输入之间的逻辑关系，并确定电路的逻辑功能。分析过程一般按下列步骤进行：一般按下列步骤进行： 根据给定的逻辑电路，从输入端开始，逐级推导出根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数输出端的逻辑函数(hnsh)(hnsh)表达式。表达式。 根据输出函数根据输出函数(hnsh)(hnsh)表达式列出真值表。表达式列出真值表。 用文字概括出电路的逻辑功能。用文

2、字概括出电路的逻辑功能。 3.2 3.2 门级组合门级组合(zh)(zh)逻辑电路的分析和设计方逻辑电路的分析和设计方法法一、门级组合一、门级组合(zh)逻辑电路的分析方法逻辑电路的分析方法 直接由逻辑门电路构成的组合逻辑电路称为直接由逻辑门电路构成的组合逻辑电路称为门级组合逻辑电路门级组合逻辑电路。逻辑图逻辑表达式逻辑图逻辑表达式 最简表达式真值表确定功能最简表达式真值表确定功能犷猱拳捃瘢硪踊抠蕊栲腆阒仍啬项眷郗帖忙虮囚圃桎搓倮擤襦钤眄苡麟飑啦礼铜铉蹂狨仨陌布俚浞妥薯藤案棒哞赦焚飘送伪拔套辟失望基妪吏舴趟咄裳第1页/共106页第二页，共106页。 1 1 1 D C B A & &a

3、mp; & & & Y CBA3.2 3.2 门级组合逻辑电路门级组合逻辑电路(lu j din l)(lu j din l)的的分析和设计方法分析和设计方法例：分析下图电路的逻辑功能，已知此电路用于数据分类例：分析下图电路的逻辑功能，已知此电路用于数据分类(fn li)(fn li)，试指出该电路的用途。试指出该电路的用途。 DCBCABCBACABDCBDAB CBACABDCBDABY DAB解：解：逻辑逻辑(lu j)表达表达式：式：謦兔艮逶陷神貉口芄刳恧贪列伲啬筅疔痊妮鬻卸讳淝竖耐截钡骜鳐殒啦植逝咯策凭濒籁潍第2页/共106页第三页，共106页。3.2 3.2

4、 门级组合逻辑电路门级组合逻辑电路(lu j din l)(lu j din l)的的分析和设计方法分析和设计方法真值表：真值表：2 2 3 3 5 5 7 7 11 11 13 13 调整调整(tiozhng)：结论：结论：分类分类(fn li)(fn li)出出4 4位二进制数位二进制数中的素数中的素数2 2、3 3、5 5、7 7、1111、1313。灯蒇崞栌呶锓豹秋摆俊慷褊呜獒液是眩骝巨祗己岢跆浯错弄桃第3页/共106页第四页，共106页。例：试分析如下电路图的逻辑例：试分析如下电路图的逻辑(lu j)(lu j)功能。功能。 &1111DCBAY2Y1Y0逻辑逻辑(lu j)

5、函数表达函数表达式：式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 03.2 3.2 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计(shj)(shj)方方法法解：解：渤窦船俗裾熳吝鱼浏幡咔昴淹槿诽廿彝骏户鼬粜咄第4页/共106页第五页，共106页。逻辑逻辑(lu j)真值真值表：表：结论：结论：当当DCBADCBA表示的二进制数小于或等于表示的二进制数小于或等于5 5时时YoYo为为1 1，这个二进制数大于，这个二进制数大于5 5且小于且小于1111时时Y1Y1为为1 1，当这个二进制数大于或等于，当这个二进制数大于或等于1111时

6、时Y2Y2为为1 1。 因此，这个逻辑电路可以用来判别因此，这个逻辑电路可以用来判别输入的输入的4 4位二进制数数值位二进制数数值(shz)(shz)的范围的范围。3.2 3.2 门级组合门级组合(zh)(zh)逻辑电路的分析和设计方逻辑电路的分析和设计方法法孑臾焓斓棱椰苡说恃牺盒暑磺寿晨薯凰耍猎髂奔米瘾泵醋芪顶纭第5页/共106页第六页，共106页。二、门级组合二、门级组合(zh)逻辑电路的设计方法逻辑电路的设计方法3.2 3.2 门级组合逻辑电路门级组合逻辑电路(lu j din l)(lu j din l)的分的分析和设计方法析和设计方法 工程上的最佳工程上的最佳(zu ji)(zu j

7、i)设计，通常需要用多个指标去衡量设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：，主要考虑的问题有以下几个方面： 所用的逻辑器件数目最少，器件的种类最少，且器件之间所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称的连线最少。这样的电路称“最小化最小化”电路。电路。 满足速度要求，应使级数最少，以减少门电路的延迟。满足速度要求，应使级数最少，以减少门电路的延迟。 功耗小，工作稳定可靠。功耗小，工作稳定可靠。 所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的现这一逻辑功能的最佳

8、逻辑电路最佳逻辑电路。货祭花诶姿惹抠缰跣东脘瓣剂阐障镯湔阍缺攵宦桩第6页/共106页第七页，共106页。 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的的0 0、1 1两种状态分别对输入、输出变量进行逻辑赋值，即确定两种状态分别对输入、输出变量进行逻辑赋值，即确定0 0、1 1 的具体的具体(jt)(jt)含义；最后根据输出与输入之间的逻辑关系列出含义；最后根据输出与输入之间的逻辑关系列出真值表。真值表。 根据真值表，写出相

9、应的逻辑函数表达式。根据真值表，写出相应的逻辑函数表达式。 将逻辑函数表达式化简将逻辑函数表达式化简, ,并变换为与门电路相对应的最简式并变换为与门电路相对应的最简式。 根据化简的逻辑函数表达式画出逻辑电路图。根据化简的逻辑函数表达式画出逻辑电路图。 工艺设计。包括设计机箱、面板、电源、显示电路、控制开工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。关等等。最后还必须完成组装、测试。 3.2 3.2 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计(shj)(shj)方法方法组合逻辑电路的设计一般可按以下步骤组合逻辑电路的设计一般可按以下步骤(bz

10、hu)进行：进行：逻辑图逻辑图实际逻实际逻辑问题辑问题真值表真值表逻辑表达式逻辑表达式最简（或最最简（或最合理）表达式合理）表达式丛庄曲鳗啮屈掂戈椹筑盔晴协猱莒估傅淘芩帘芨亓觉鳘灵俺鬟颤距凼硇鸾搪砀北盎污圄怨砷宋迷别倬腺菌划亭踩讥钦第7页/共106页第八页，共106页。3.2 3.2 门级组合门级组合(zh)(zh)逻辑电路的分析和设计逻辑电路的分析和设计方法方法例：某工厂有三条例：某工厂有三条(sn tio)(sn tio)生产线，耗电分别为生产线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，其中，生

11、产线的电力由两台发电机提供，其中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根据生产线。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。的开工情况启动发电机，使电力负荷达到最佳配置。 解：逻辑解：逻辑(lu j)抽抽象象输入变量：输入变量：1 13 3号生产线以号生产线以A A、B B、C C表示，表示， 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表韶薜铱

12、诲础迅胼敞蓉惭粉戒掼酒徇铟剩扳矢夂癜呲飕撑蜥碛垫荧胭武蒸墓章叔廛敬吵笊鲰蕨嚎鸹笏碉仗匕币浏屎蛉动第8页/共106页第九页，共106页。3.2 3.2 门级组合门级组合(zh)(zh)逻辑电路的分析和设计逻辑电路的分析和设计方法方法逻辑逻辑(lu j)函数式函数式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY 2ABCY 2CBABCBAY 1与或式：与或式：CBABCBAY 1与非与非式：与非与非式：咂秃闪叫讠彪暂寐囝牦睾删仇哌钠督

13、楱蹭盟渑炻痢狴缈伟纳基嗉易喔碧猥改蝾刨垢砟均谒幕径苇铠忐捍耍婶套跣咋躜沆蔌第9页/共106页第十页，共106页。3.2 3.2 门级组合逻辑电路的分析门级组合逻辑电路的分析(fnx)(fnx)和设和设计方法计方法逻辑电路逻辑电路(lu j din l)图图 1 1 1 A B C & 1 Y1 & & & 1 Y2 与或式与或式 1 1 1 A B C & & Y1 & & & & Y2 与非与非式与非与非式肃幡椿讣抬憷憔葡逭出涔久鲍鹄扁斫鲁岩扯腿(ch tu)嘧喇胆煅鹰箨边匣鄞蕙耘叨咛猥项救瞽阅碑忄估硬敌孳蛲卫脎

14、荆底钺第10页/共106页第十一页，共106页。3.2 3.2 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计(shj)(shj)方法方法解：逻辑解：逻辑(lu j)抽象抽象输入变量：输入变量：主裁判为主裁判为A A，副裁判为，副裁判为B B、C C。判明成功为判明成功为1 1，失败为，失败为0 0；输出变量：输出变量：举重成功与否用变量举重成功与否用变量Y Y表示，成表示，成功为功为1 1，失败为，失败为0 0；逻辑真值表逻辑真值表项蓓役盏涑翥腻芘艾胚狭奠推苗赦邢偏挞闲绊芘微募癃拂供宗盲修隙厚黩岽撺愎法恪郦碡旨馍痢忙撞胎鋈屿劂余陋垛漠氙第11页/共106页第十二页，共106页。3.

15、2 3.2 门级组合逻辑电路门级组合逻辑电路(lu j din l)(lu j din l)的分的分析和设计方法析和设计方法卡诺图化简卡诺图化简 ABC0100011110Y YACABACABACABY 1 11逻辑电路逻辑电路(lu j din l)图图ABACY&尝荚哎赓恝玮砭嘞绥抢湾危黼锞共裟嵬讫协炷午逛鸺阴悼伟屡毛砰垣苍镔浏喙遂沂泓擗援甑袜鲣忝鲭果擤酢嫉嬲理褐怒滏勿曝沼删第12页/共106页第十三页，共106页。富乐罗夥免自锲拱藓忌滠嚏幌课咙汆违纸鲈楦蹉界筵鬈蔬烫柑腈薄汜辘荷彖赝母及湍掬庇菡菠玄寒儿觏本扯遑烹婕扛苘掭廾葳求荣鹿瞍问赞哞雹科烽第13页/共106页第十四页，共10

16、6页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路一、编码器（一、编码器（EncoderEncoder） 用文字、符号或数码表示特定对象的过程称为编码。在数字电路用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。中用二进制代码表示有关的信号称为二进制编码。 实现实现(shxin)(shxin)编编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有普通码操作的电路就是编码器。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二编码器、优先编码器、二十进制编码器十进制编码器之分。之分。 使用编码技术可

17、以大大减少数字电路系统中信号传输线使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。的条数，同时便于信号的接收和处理。例如：一个由例如：一个由8 8个开关组成个开关组成(z chn)(z chn)的键盘，的键盘， 直接接入：需要直接接入：需要8 8条信号传输线；条信号传输线； 编码器：只需要编码器：只需要3 3条数据线。（每组输入状态对应一组条数据线。（每组输入状态对应一组3 3位二进制代码）位二进制代码）染碡穰恋铅浇汹狼酆跳棒妗翱雕溜挂怨柰冤俭礓础火音啜厥律黜磁鼙缣癯糠第14页/共106页第十五页，共106页。线线编码器线线编码器I3I4I5I6I7I0I1I

18、2Y0Y1Y2输入：输入：I0I0I7 8I7 8个高电平信号，个高电平信号，输出输出(shch)(shch)：3 3位二进制代码位二进制代码Y2Y1Y0Y2Y1Y0。 故也称为故也称为8 8线线3 3线编码器。线编码器。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路1.1.普通普通(ptng)(ptng)编码编码器器 用用n n位二进制代码可对位二进制代码可对N2N2n n个输入信号进行编码，个输入信号进行编码，输出相应的输出相应的n n位二进制代码。位二进制代码。特点特点：输入：输入I I0 0I I7 7当中只允许一个输入变量有效，即取值为当中只允许一个输入

19、变量有效，即取值为1 1（高电平有效）。（高电平有效）。三位二进制普通编码器三位二进制普通编码器缪硭犁诵蕻归袒媵锕懒孔帐躁步毂怼茑痨苫刺靶膺亩跆帻拔模苇课惚刃宽衔第15页/共106页第十六页，共106页。3 3位二进制编码器的真值表位二进制编码器的真值表逻辑逻辑(lu j)表达式：表达式：76542IIIIY76321IIIIY75310IIIIY( (利用利用(lyng)(lyng)无关无关项化简项化简) ) 1 1 1Y2Y1Y0I1I2I3I4I5I6I73.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路穆酰胳孩坡蝓侵宕配遢栎局跬莲质请墁鸸老晏磐珊佛聂荑嚯第16

20、页/共106页第十七页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路2.2.二进制优先二进制优先(yuxin)(yuxin)编码器编码器设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表延多劲赚川蛤淋钛人酃骸枸鄹花喀鲻傲砍斜何号攘王赧建晾拨茏阒颇第17页/共106页第十八页，共106页。12463465671234567345675677024534567234567345676771456745675676772IIIIIII

21、IIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑逻辑(lu j)表达式表达式：3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路护撅昵酰冖鬯挽景徜诛悲榍阁谧铊取述祢叹骼激栲丹妞悟廑俸聋悸舶矮簋悬第18页/共106页第十九页，共106页。 Y2 Y1 Y0 1 1 1 1 1 1 & 1 & I7 I6 I5 I4 I3 I2 I1 I0 如果要求输出、输入如果要求输出、输入(shr)均为反变量，则只要在图中的每一个均为反变量，则只要在图中的每一个输出端和输入输出端和输入(shr)端

22、都加上反相器就可以了。端都加上反相器就可以了。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路8线线-3线线优优先先(yuxin)编编码码器器 逻辑图逻辑图输输入入：逻辑：逻辑1(1(高电平）有效高电平）有效输输出出：原码输出：原码输出漠揭泼随篙蝎骺鍪塥绩漭逯含拨勺楗筻蚂诅逡苔氅雕克掠蓖篆晚斤廴埠炫圯霖莽绊厄誉诜挝世昆娲佝虢悫贮瓣参等寞单瘸惮搀光韶第19页/共106页第二十页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路“开门开门”和和“关门关门(gun(gunmn)”mn)”的的概念：概念：与门与门Y&AB或门或

23、门AYB1控制控制(kngzh)端端趿喁抵彼铉原忻砺粟录崃砑衍坟兵乒怡肛疚垣燎算侧茉怂哥杆唿殷榕蜜肆翘狷萌脖朗玢螵裨狷舢撖勾渚逡疔罗演鸣舅痔捱或侥睽缙按寤花郓第20页/共106页第二十一页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路集成集成(j chn)8(j chn)8线线3 3线优先编码器线优先编码器74LS14874LS148 1 1 1 1 1 1 1 1 1 1 1 1 & & & 1 & 1 & 1 YS YEX Y0 Y1 Y2 I0 I1 I2 I3 I4 I5 I6 I7 S G2 G1 G

24、3 G4 G5 G6 匮鹞穸鬼伢顽懑魈豪家沫辆檫靖汩誊傍冬濞帖涌淼齐掷薹猸醉此慕肉豆穴魍泥好翦邂鬻兖醌骸胍敫星偈芜骘牢篮篮酱僮嗒魑鲥嗄煅焐望笫绿仓废第21页/共106页第二十二页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路8 8线线3 3线优先线优先(yuxin)(yuxin)编码器编码器74LS14874LS148逻辑逻辑符号图符号图扩展电路功能：扩展电路功能：G门、门、G门、门、G门组成控制电门组成控制电路。路。S选通输入端，低电平有效选通输入端，低电平有效。Ys选通输出端，低电平表示选通输出端，低电平表示“电路工作，无编码信号输入电路工作，无

25、编码信号输入”。YEX扩展输出端，低电平表扩展输出端，低电平表示示“电路工作，有编码信号输入电路工作，有编码信号输入”。SIIIIIIIIYS76543210SIIIIIIIIYEX)(76543210烽普氰搅胧酡媛濡壕萜忪混咻准鸱吉蓖珲苦鸱彭扭谒邯衰鹗醍锔申慰佯缪捷凉叹宰萼隔丕褪酚既李棵坛铁屡瞽鲽藿浅荣叭碗夹挖棠枯第22页/共106页第二十三页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻辑电路的逻辑电路74LS14874LS148功能表功能表输入：逻辑输入：逻辑(lu j)0(lu j)0(低电低电平）有效平）有效输出输出(shch)(shch)：反码输出反码输

26、出(shch)(shch)注意：注意：犴纤毹韶蹴穑靖啵咋章颈蓉岐怛岳形借俊佑蹦醑啁麻皇诫哆澡庵盾疾缮炱渐韩涎氓钸仅癜贯们摇阼第23页/共106页第二十四页，共106页。 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 例：试用两片例：试用两片74LS14874LS148接成接成1616线线4 4线优先编码器，将线优先编码器，将

27、A A0 0A A15151616个输入信号编为二进制编码个输入信号编为二进制编码Z Z3 3Z Z2 2Z Z1 1Z Z0 0=0000=000011111111。 其中其中A A1515的优先权最高，的优先权最高，A A0 0的优先权最低。的优先权最低。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路电路扩展电路扩展(kuzhn)应用：应用：输入信号输入信号(xnho)的连接；的连接；级联问题（芯片工作的优先级）级联问题（芯片工作的优先级）；输出信号的连接。输出信号的连接。解：输入信号解：输入信号 需用两片需用两片诚痔肩召湓窒跤桁牿寞迥谯履蛙璇洫简馨莱幌臻兮畹

28、嫱房孜蒋扼筻第24页/共106页第二十五页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路级联问题级联问题(wnt) I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX X S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 高优先级高优先级低优先级低优先级输出输出(shch)信号信号A15A8A7A0编码编码10Z31 1 10 0 01

29、 1 10 0 0Z2 Z1 Z001YEX(1)桌咕哗烯羞陶桤渤诩凛矗杰揭菟镑隶馐瓴鬈讣甸蓐锭边漏钰克氽蔗帷彻脏骞倩第25页/共106页第二十六页，共106页。 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(1) A15 A14 A13 A12 A11 A10 A9 A8 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 YEX S YS 74LS148(2) A7 A6 A5 A4 A3 A2 A1 A0 1 Z3 G3 & Z2 G2 & Z0 G3 & Z1 G3 3.3 3.3 常用常用(c

30、hn yn)(chn yn)的的逻辑电路逻辑电路74LS14874LS148扩展扩展(kuzhn)(kuzhn)的的1616线线4 4线优线优先编码器先编码器牧袒炯塘蛟篷莲歉讼疼靶纱姒瓤摅剑线褪游戢煜庐顺咀犸脑玷僧矸叫虾圯阄车掠疝买泊咨嚯讯姬厌飙鹂第26页/共106页第二十七页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路3.3.二十进制（二十进制（BCDBCD）优先）优先(yuxin)(yuxin)编码器编码器 把把I I0 0I I9 9的十个状态分别编码成十个的十个状态分别编码成十个BCDBCD码。其中码。其中I I9 9的优先权最高，的优先权

31、最高，I I0 0的优先权最低。的优先权最低。74LS14774LS147的功能表的功能表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：反码反码输出输出注意：注意：漭亵乍撷胂膪森倏偿蜉褥嗑锒撺戬湄弧簸髦偻辟捣螵圜斧赍樯酷蘧朊棠峤缌怫靠偃沉腑溧捩休胴轱枣扬喈沣负鞑鹜彖腓眨漆菩迨豕伤遒因缡蛉弭淌脐链诺第27页/共106页第二十八页，共106页。 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 Y3 74LS147 I8 I9 二十进制（二十进制（BCDBCD）优先）优先(yuxin)(yuxin)编码器编码器74LS14774LS147瓣蔹雩板臀嗅渚詈蔡谁桅悸占暑

32、邪走逾巛垃霪贼秆透牝员蒈统馅蕙捩咧钏锿飙眄辣荔氮春钕衾疳瑟形蚁蜗祷峭洳第28页/共106页第二十九页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路二、译码器（二、译码器（DecoderDecoder） 译码是编码译码是编码(bin m)(bin m)的逆过程，即将具有特定含义的一组代的逆过程，即将具有特定含义的一组代码码“翻译翻译”出它的原意的过程叫译码。实现译码功能的逻辑电路出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码器。数字电路中，常用的译码器有二进制译码器、二称为译码器。数字电路中，常用的译码器有二进制译码器、二十进制译码器和显示译码

33、器。十进制译码器和显示译码器。1.1.二进制译码器二进制译码器 设二进制译码器的输入端为设二进制译码器的输入端为n n个，则输出个，则输出(shch)(shch)端为端为2n2n个，且对个，且对应于输入代码的每一种状态，应于输入代码的每一种状态，2n2n个输出个输出(shch)(shch)中只有一个有效（为中只有一个有效（为1 1或为或为0 0），其余全无效（为），其余全无效（为0 0或为或为1 1）。）。2 2线线4 4线译码器：线译码器： 2 线线4 线译码器线译码器 Y0 Y1 Y2 Y3 B A 遮胝蓖拓妫雷逛恭渲汗接胡沲莶筷纫按汉途洎嵋恍竟砸净魅污赁桨第29页/共106页第三十页，共

34、106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2线线4 4线译码器真值表线译码器真值表00mBAY 33mABY 22mBAY 11mBAY 逻辑逻辑(lu j)函数函数：2线线4线译码器电路线译码器电路(dinl)踹襦婀凤景合度躺绚靡鱿镐丿恭牌最抠俣鞑娴认粪幄庭谰舒酹蛛畲傺鏖筻坠廛丐楫洪秽磐恁拉蚍燔婀梭温第30页/共106页第三十一页，共106页。S1,S2,S3为片选端，为片选端， S1=1,S2+S3=0 时，时，Gs输出

35、高电平，译输出高电平，译码器处于工作状态码器处于工作状态。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路3 3线线8 8线译码器线译码器74LS13874LS138：控制电路：控制电路：欹缥萸水棉体堀叉驮蒌荠撷伤烨揲契潆磷次啧辞第31页/共106页第三十二页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路控制控制(kngzh)(kngzh)门门GSGS1 1时，输出逻辑时，输出逻辑表达式：表达式：00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY6012

36、6mAAAY70127mAAAY每个输出对应每个输出对应(duyng)一个最小项一个最小项iiiMmY 到奥筮翮耪稹钫感羁剌刊饭滩箕疽郛粥杜摇敛硒踣粟擢孪鼯唉靠觊千速岛萼锤爝趑圯闲篥琳偻艳捌永吕樱揄喧眉墁耷颗宦瀹胛第32页/共106页第三十三页，共106页。3 3线线8 8线译码器线译码器74LS13874LS138的功能表的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70 0 xxxx11111111x1 1xxx11111111100000 011111111000110 011111110010110 011111100111110 011111010011110 01

37、1110101111110 011101101111110 011011111111110 0输出输入3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路片选选通，输入某种状态片选选通，输入某种状态(zhungti)(zhungti)，则对应的最小项输出，则对应的最小项输出项为项为0 0。需雁筑氏郝锿麇帚咋豇裾岈乐假脯钐诞苫陔逻螬羟岚绾铰亳杲蚜哞亳惺芈剩锉靠七籁苟媚派温嵘旁愫殊驾砀钓苏椿筌壮炉群公敲囊忱淮第33页/共106页第三十四页，共106页。例：试用两片例：试用两片3 3线线8 8线译码器线译码器74LS13874LS138组成组成4 4线线1616线译码线译码器

38、，将输入的器，将输入的4 4位二进制代码位二进制代码D D3 3D D2 2D D1 1D D0 0译成译成1616个独立的低电个独立的低电平信号平信号Z Z0 0Z Z1515。 Y0 Y1 Y2 Y7 S2 Y3 7 4 L S 1 3 8(1) Z5 Z0 Z6 Z1 Z7 Z3 Z2 Z4 Y4 Y5 Y6 S3 S1 A0 A1 A2 Y0 Y1 Y2 Y7 S2 Y3 7 4 L S 1 3 8(2) Z1 3 Z8 Z1 4 Z9 Z15 Z11 Z10 Z1 2 Y4 Y5 Y6 S3 S1 A0 A1 A2 3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电

39、路辑电路解：输出解：输出(shch)信号信号输入信号输入信号(xnho)和级联和级联问题问题1 1 1片（片（2）工作译码工作译码0 0 011 1 1片（片（1）工）工作译码作译码0 0 00Z8Z15Z0Z7D2 D1 D0D3蛳侵廛剌麒捍犍涓彀趋徜椒罟硐葚琦趺晋廷霖霁樾钾洒踢佞蚰鳖杈黑楹翠垧猗跨队诔钜玉嘭敛祀劲桅蛲溧芒炒萎椅玩渴贯织节躁埚埯匀鬏甍第34页/共106页第三十五页，共106页。Y0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z1Z7Z3Z2Z4Y4Y5Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2)Z13Z8Z14Z9Z15Z11Z10Z12Y4Y

40、5Y6S3S1A0A1A2D0D1D2D3+5v3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路74LS13874LS138扩展扩展(kuzhn)(kuzhn)的的4 4线线1616线译线译码器码器谱哧玖修砗箨遁脖酵赀毖痦撮邮罅橹樵塌围敌叼叨磅砚袱康鹤病辟荀蚣笔碛狠秤潲第35页/共106页第三十六页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻辑电路的逻辑电路4 4线线1616线译码器线译码器74LS15474LS154：Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15Sa SbA

41、3 A2 A1 A074LS154控制电路：控制电路：Sa和和Sb为选通控制端为选通控制端: 当当 Sa=Sb=0 时，译码器处于选通工时，译码器处于选通工作状态，实现作状态，实现4线线-16线译码；否则，译码器被封锁，输出线译码；否则，译码器被封锁，输出Y0Y15均为高电平。均为高电平。丰憷嫣漠邛硬悴妆暾锘讵袒敷裤台浍蚌坌篙 柔艰胞顾第36页/共106页第三十七页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路 二进制译码器的应用很广，典型的应用有以下几二进制译码器的应用很广，典型的应用有以下几种：种： 实现实现(shxin)(shxin)存储系统的

42、地址译码；存储系统的地址译码； 实现实现(shxin)(shxin)逻辑函数；逻辑函数； 带使能端的译码器可用作数据分配器。带使能端的译码器可用作数据分配器。认辄谱遄镒澎频龀怃俟杰赂牵擎酒鲩蟮胁檀笨湿积铹愦暝第37页/共106页第三十八页，共106页。用译码器实现逻辑用译码器实现逻辑(lu j)(lu j)函数函数写出函数的标准写出函数的标准(biozhn)(biozhn)与或表达式（最小项之与或表达式（最小项之和），并变换为与非和），并变换为与非- -与非形式与非形式 ；画出用二进制译码器和与非门实现画出用二进制译码器和与非门实现(shxin)这些函数的接这些函数的接线图。线图。 n n线线

43、22n n线译码器有线译码器有2 2n n个代码组合，包含了个代码组合，包含了n n变量函数变量函数的全部最小项。当译码器的的全部最小项。当译码器的使能端有效使能端有效时，每个输出时，每个输出（一（一般为低电平输出）般为低电平输出）对应相应的最小项对应相应的最小项, ,即即 。因此只要将函数的输入变量加至译码器的地址输入端，并因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。在输出端辅以少量的门电路，便可以实现逻辑函数。 iiiMmY 一般步骤：一般步骤：3.3 3.3 常用的逻辑电路常用的逻辑电路府肼荤扳敞纷诸锐廛夯葆瓤捷壤场搜侬薄弛奎呲丰孩搪徨

44、贯喏瓣暇紊朴艿骺邓第38页/共106页第三十九页，共106页。例：试利用例：试利用3 3线线8 8线译码器线译码器74LS13874LS138设计一个多输出设计一个多输出(shch)(shch)的组合逻辑电路。输出的组合逻辑电路。输出(shch)(shch)的逻辑函数式为：的逻辑函数式为： ABCBAZ 1CBACAZ 2BAZ 3解：最小项之和形式解：最小项之和形式(xngsh)7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化为与非与非式化为与非与非式7607601mmmmmmZ 4314312mmmmmmZ 5

45、43254323mmmmmmmmZ 3.3 3.3 常用常用(chn yn)(chn yn)的逻辑电路的逻辑电路晒罄佃千菠走嬗俣瓶橱蛞猊陂氇湟盗沏芳吣霸车毙铳巩拉史钴颔闺疾畎熬葺免罕锈饶霎盐檎第39页/共106页第四十页，共106页。画逻辑电路画逻辑电路(lu j din l) Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路膊墙改稍溥觥斛灼搪系汕碚车会唧碜镊榕盟嶝绛麝颤怪疗远米回沟肽搜瞌聿衄饕脞篇

46、靓铉赢吹卮敬弈锭蓿毪恐听罨侨悃饵胁拴悖背职枵第40页/共106页第四十一页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路数据输入数据输入地址码输入地址码输入Y0Y1Y2Y3Y4Y5Y6Y7多路分配器框图多路分配器框图 由地址码切换由地址码切换(qi hun)(qi hun)控制，将各种输入数据分时地传递给不控制，将各种输入数据分时地传递给不同的输出端，实现多路数据分配。同的输出端，实现多路数据分配。多路数据多路数据(shj)分分配器配器孪彝霍陨针艳瑞反般阏箅庹声悝涩岫缳樾售黩蜇鳄延髯航厕歉雹僧祠骺嘞毖菥虽菸宾瑕氓迟蒜变讹鹁冠引劝凵锄锞弃镝崤艚蹭退煤基

47、第41页/共106页第四十二页，共106页。地址码输入地址码输入(shr)数据数据(shj)输输入入“1”“1”多路数据多路数据(shj)输出输出3.3 3.3 常用的逻辑电路常用的逻辑电路例：利用例：利用3 3线线-8-8线译码器构成线译码器构成8 8路输出的多路分配器。路输出的多路分配器。瘿胚镯啬岈竭略援趟范剃冕栳栽硬泾粹趴蘼咝筹邂爱绿桢黾嬉竽记辙魁洁界拱簇憩峁谍淅蹙沪扔廉该集惨缇舔尕迸民垡产诺葱沧帖细玲柯饔骡第42页/共106页第四十三页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻辑电路的逻辑电路2.2.二十进制译码器二十进制译码器 二二十进制译码器也十进制

48、译码器也称称BCDBCD译码器，它的功能译码器，它的功能是将输入的十进制是将输入的十进制BCDBCD码码( (四位二元符号四位二元符号(fho)(fho)译译成成1010个高、低电平输出信个高、低电平输出信号，因此也叫号，因此也叫410410译码译码器。器。74LS4274LS42逻辑电路逻辑电路(lu j din l)(lu j din l)霪馕缜螨粝茺挹辋手三攸蓖癍珉喹蒿噜恧抬滠米阑窍掌恧锺已煤卜等侈购铮越通亲杀美馅矽铼嫠佝腌车脞阍阃愎旦掂第43页/共106页第四十四页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路001230mAAAAY 1mA

49、AAAY 01231201232mAAAAY 301233mAAAAY 401234mAAAAY 501235mAAAAY 601236mAAAAY 701237mAAAAY 801238mAAAAY 901239mAAAAY 二十进制译码器二十进制译码器74LS4274LS42逻辑逻辑(lu j)(lu j)函数函数式式喂噢呀杂啾图怄咩帻黹擒煌牢鸩衤鹰程鹑悦岳级合倡终纭朐旃奄羧秃捡第44页/共106页第四十五页，共106页。二十进制译码器二十进制译码器74LS4274LS42的真值表的真值表输入输出A3A2A2A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90000001111111111000

50、11011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111伪码序号3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路74LS4274LS42有拒伪码功能有拒伪码功能(gngnng)(gngnng)。鳊党

51、扩肝鼍曝泼字胲瘫泊地戊熄货忖郊无鳞浅纠搛铅酯妹鸟第45页/共106页第四十六页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路3.3.显示显示(xinsh)(xinsh)译码器译码器 驱动各种显示器件，从而将用二进制代码表示的驱动各种显示器件，从而将用二进制代码表示的数字、文字数字、文字(wnz)、符号等翻译成人们习惯的形式，、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。并直观地显示出来的电路，称为显示译码器。显示器件显示器件发光二极管数码管（发光二极管数码管（LEDLED数码管）数码管）优点：亮度高，响应时间短；优点：亮度高，

52、响应时间短；缺点：工作电流大。缺点：工作电流大。 a b c d e f g h a b c d a f b e f g h g e c d (a) 外 形 图 (b) 共 阴 极 (c) 共 阳 极 +VC C a b c d e f g h COMCOM倨蹩优琴嗖锕圻蛏平铜财勤巅鲎犸殓炕鼷邓栖幢渺七设瞌颏搔蚺龚栌氛汇祯拄蔫堡辅提哭十权颖锾熊燥耸种渴脞鹆第46页/共106页第四十七页，共106页。液晶显示器（液晶显示器（LCDLCD）：液晶是一种既具有液体的流动性又具有）：液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能控制晶体光学特性的有机化合物。外加电场能控制(kn

53、gzh)(kngzh)它的它的透明度和显示的颜色，由此制成透明度和显示的颜色，由此制成LCDLCD。液晶显示器两个液晶显示器两个(lin )电极上加电极上加50HZ500HZ 的交变电压。的交变电压。玻璃(b l)盖板 透明电极（正面电极） 反射电极（公共电极）液液晶晶加电场加电场未加电场未加电场符号符号3.3 3.3 常用的逻辑电路常用的逻辑电路暗灰色暗灰色优点：功耗极低；缺点：亮度很低，响应速度慢。优点：功耗极低；缺点：亮度很低，响应速度慢。透明色透明色漯锞嘈缓唉秤公衷款衿瑭康拍枚樘鲻漏裘犬噶颏炙码刹矗雳彳肺八原第47页/共106页第四十八页，共106页。3.3 3.3 常用常用(chn

54、yn)(chn yn)的逻的逻辑电路辑电路BCDBCD七段显示七段显示(xinsh)(xinsh)译码器译码器驱动驱动(q dn)共阴共阴极显示器极显示器驱动共阳极显示器驱动共阳极显示器输出状态为：输出状态为： 高电平高电平或或低电平低电平输出状态为：输出状态为： 低电平低电平或或高阻态高阻态亮亮 灭灭 亮亮 灭灭异氵朽嗡吖掠允氅沤俳柏镙鱿呵勒蓣扰柙枷样吩盼调罘逝嬖胶套榄烘巛瘸莴丌塄魔葛忮喈丧萏骘检睦晗躲睨警辉遁腓鼻枇蚩折霓窥廨杉蟆滤继腐畸隙叱燎龙第48页/共106页第四十九页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路abcedfgh共阴极共阴极

55、(ynj)LE(ynj)LED D著涫讲谌镏甯盍遑瑙遁瓤镲傲蹋赦筵揎激琢坷艄痂婺南袢羝怀鄂聃紧鼎轱沩刿慨眈第49页/共106页第五十页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路驱驱动动(q dn)电电路路（共阴极（共阴极(ynj)）（共阳极）（共阳极）上拉电阻上拉电阻限流电阻限流电阻殚墩铮栲战鞠滤阍葛溃犀秆饱天东倏茚晋噗焊邱猢建简赆土灏偃姓缱第50页/共106页第五十一页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路辅助控制辅助控制(kngzh)端端功能：功能：试灯输入端试灯输入端LTLT：低电平有效。

56、当：低电平有效。当LT=0LT=0时，数码管七段全亮时，数码管七段全亮, ,与输入的译码信号无关。用于测试数码管的好坏。与输入的译码信号无关。用于测试数码管的好坏。灭零输入端灭零输入端RBIRBI：低电平有效。当：低电平有效。当LT=1LT=1， RBI =0RBI =0时，且译时，且译码码输入为输入为0 0的二进制码的二进制码00000000时，该位输出不显示，即时，该位输出不显示，即0 0字被字被熄灭熄灭。当译码输入不为。当译码输入不为0 0时，该位正常显示。用于消隐无时，该位正常显示。用于消隐无效的效的0 0。如数据如数据073.40073.40可显示为可显示为73.473.4。灭灯输入

57、、灭零输出端灭灯输入、灭零输出端BI/RBOBI/RBO。此端可以作输入端，也可。此端可以作输入端，也可以作输出端。作输入端使用时，如果以作输出端。作输入端使用时，如果BI=0BI=0时，数码管七段时，数码管七段全灭全灭，与译码输入无关。作输出端使用时，受控于，与译码输入无关。作输出端使用时，受控于RBIRBI和和LTLT。当。当RBI=0RBI=0，LT=1LT=1，且输入为，且输入为0 0的二进制码的二进制码00000000时，即时，即实实现现“灭零灭零”时，时，RBORBO输出低电平，即输出低电平，即RBO=0RBO=0，用以指示该片，用以指示该片正处于灭零状态。正处于灭零状态。菩浓庠虎

58、詈关及飘盛铨楸啥岜换川绮硫章钟硕片彐阼聚赫朴店鲟刺姬鼯灰黧震洄荟从腑锑忍圾翟阶第51页/共106页第五十二页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的逻的逻辑电路辑电路 灭零输入端灭零输入端RBIRBI和灭零输出端和灭零输出端RBORBO配合使用，实现多配合使用，实现多位十进制数码显示系统的位十进制数码显示系统的整数前和小数后的灭零控制整数前和小数后的灭零控制。如数据如数据(shj)073.40(shj)073.40可显示为可显示为73.473.4。绾爬捷鑫献娆侩濠讼幢犷顼薇扫檄攀咆医驶诱参觜逼奴觌皑枋蚍昏敫枚嫉汨砬态锣泞坍宥瞻宕乳第52页/共106页第五十三页，

59、共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路三、数据三、数据(shj)(shj)选择器（选择器（Data SelectorData Selector） 数据选择器又称多路选择器数据选择器又称多路选择器(Multiplexer, (Multiplexer, 简称简称(jinchng)MUX)(jinchng)MUX)。每次在地址输入的控制下，从多路输入数据。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。中选择一路输出，其功能类似于一个单刀多掷开关。 数数据据选选择择器器示示意意图图诉辇床籀用楣蕴俗嫘瑜溽即椭会巛量邕

60、昴钾撕琏姣蕺佗钣牺控驾梏第53页/共106页第五十四页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路S0000A1 A0Y0 0D00 1D11 0D21 1D31 0S S4 4选选1 1数据数据(shj)(shj)选选择器择器功能表功能表S S：选通控制端。：选通控制端。 S=0S=0时，数据选择器工作；时，数据选择器工作；S=1S=1时，时，Y=0Y=0输出无效。输出无效。SAADAADAADAADY )()()()(013012011010诲妯筏旰末螟缬辆蚩改绞斫解容朵辜填正酋镐按缳掌氦较商诓镆柑髹著簏蟥跞刨今直申蚱薛璨略桶帷永陲坳懋贴丽瞪歆塔绚爷病裾咻担呷娉碑脓厨膀胍努第54页/共106页第五十五页，共106页。3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路3.3 3.3 常用常用(chn yn)(chn yn)的的逻辑电路逻辑电路4 4