第八章时序逻辑电路ppt课件

1、电子技术电子技术第八章第八章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分 me please if you have any questions:zzh3385346yahoo时序逻辑电路内容提要：时序逻辑电路是数字系统中应用广泛的又一类内容提要：时序逻辑电路是数字系统中应用广泛的又一类逻辑电路，与组合逻辑电路形成对比的是：电路每一次的逻辑电路，与组合逻辑电路形成对比的是：电路每一次的输出状态不仅与当前输入有关，还与过去的状态有关。即输出状态不仅与当前输入有关，还与过去的状态有关。即在前一时刻的输入触发信号消失后，电路输出端仍能保持在前一时刻的输入触发信号消失后，电路输出端仍能保持原来的

2、状态，这一特性表示，时序逻辑电路具有存储功能。原来的状态，这一特性表示，时序逻辑电路具有存储功能。 能能保存下来，即具有记忆功能。保存下来，即具有记忆功能。两互补输出端两互补输出端两输入端两输入端&.G1&.G2反馈线反馈线逻辑符号逻辑符号QQSDRD两互补输出端两互补输出端两输入端两输入端&.G1&.G2反馈线反馈线 即：触发器输出与输入的逻辑关系即：触发器输出与输入的逻辑关系1)设触发器原设触发器原态为态为“1态。态。翻转为翻转为“0态态(1) SD=1，RD = 0101.G1&.&G22)设原态为设原态为“0态态10坚持坚持“0态不态不变变复位复位 结论结论: 不论不论 触发器原来触发

3、器原来 为何种状态，为何种状态， 当当 SD=1， RD=0时，时， 将使触发器将使触发器 置置“0或称或称 为复位。为复位。.G1&.&G2(1) SD=1，RD = 01)设原态为设原态为“0态态0翻转为翻转为“1态态(2) SD=0，RD = 1.G1&.&G22)设原态为设原态为“1态态01坚持坚持“1态不态不变变置位置位 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 SD=0， RD=1时，时， 将使触发器将使触发器 置置“1或称或称 为置位。为置位。.G1&.&G2(2) SD=0，RD = 11)设原态为设原态为“0态态1保持为保持为“0态态(3)

4、SD=1，RD = 1.G1&.&G22)设原态为设原态为“1态态11坚持坚持“1态不态不变变 当当 SD=1， RD=1时，时， 触发器保持触发器保持 原来的状态，原来的状态， 即触发器具即触发器具 有保持、记有保持、记 忆功能。忆功能。.G1&.&G2(3) SD=1，RD = 1110011111110若若G1先翻转，则触发器为先翻转，则触发器为“0态态“1态态(4) SD=0，RD = 0 当信号当信号SD= RD = 0同时变为同时变为1时，时，由于与非门的翻由于与非门的翻转时间不可能完转时间不可能完全相同，触发器全相同，触发器状态可能是状态可能是“1态，也可能是态，也可能是“0态，

5、不能根据态，不能根据输入信号确定。输入信号确定。.G1&.&G210逻辑符号逻辑符号QQSDRDSDRDQ1 0 0 置置00 1 1 置置11 1 不变不变 坚持坚持0 0 同时变同时变 1后不确定后不确定功能功能基本基本R-S触发器触发器导引电路导引电路& G4SR& G3C.& G1& G2.SDRDQQ逻辑符号逻辑符号QQSR CSDRD当当C=0时时01111.& G1& G2.SDRDQQ& G4SR& G3C当当 C = 1 时时1翻开翻开11.& G1& G2.SDRDQQ& G4SR& G3C当当 C = 1 时时1翻开翻开11.& G1& G2.SDRDQQ& G4SR&

6、G3C1101010(2) S = 0, R= 1触发器置触发器置“0”(3) S =1, R= 0触发器置触发器置“1”11.& G1& G2.SDRDQQ& G4SR& G3C1110011110Q=1Q=011(4) S =1, R= 1当时钟由当时钟由 1变变 0 后后 触发器状态不定触发器状态不定11.& G1& G2.SDRDQQ& G4SR& G3C0 0 SR0 1 01 0 11 1 不定不定Qn+1QnQn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSR CSDRD不定不定不定不定QQ10 0 SR0 1 01 0 11 1 不定不定Qn+1QnC0

7、 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnQ=SQ=R从触从触发器发器主触主触发器发器C CKQRQJS R CF主主QJKQSRS CF从从QQQQSDRD1 CQJKSDRDQ0101RS CF从从QQQQSDRD1R CF主主QJKQSC 01互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转C10F主封锁主封锁0RS CF从从QQQQSDRD1R CF主主QJKQSC C01C01010010C高电平时触发器接高电平时触发器接收信号并暂存即收信号并暂存即F主状态由主状态由J、K决定，决定，F从状态保持不变）。从状态保持不变）。要求要求C高电平

8、期间高电平期间J、K的状态保持不变。的状态保持不变。C下降沿下降沿( )触发器翻触发器翻转（转（ F从状态与从状态与F主状主状态一致）。态一致）。C低电平时低电平时,F主封主封锁锁J、K不起作用不起作用CRS CF从从QQQQSDRD1R CF主主QJKQSC 01RS CF从从QQQQSDRD1R CF主主QJKQSC C010(1)J=1, K=1 设触发器原设触发器原态为态为“0态态翻转为翻转为“1态态11 011010100101RS CF从从QQQQSDRD1R CF主主QJKQSC C010(1)J=1,K=110设触发器原设触发器原态为态为“1态态为为“？”状态状态J=1, K=

9、1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，即具态翻转一次，即具有计数功能。有计数功能。(1)J=1, K=101RS CF从从QQQQSDRD1R CF主主QJKQSC C010(2)J=0，K=1 设触发器原设触发器原态为态为“1态态翻转为翻转为“0态态01 100101011001设触发器原设触发器原态为态为“0态态为为“？”态态01RS CF从从QQQQSDRD1R CF主主QJKQSC C010(3)J=1，K=0 设触发器原设触发器原态为态为“0态态翻转为翻转为“1态态10 011010100101设触发器原设触发器原态为态为“1态态为为“？”态态RS CF从从Q

10、QQQSDRD1R CF主主QJKQSC C010(4)J=0，K=0 设触发器原设触发器原态为态为“0态态保持原态保持原态00 010001RS CF从从QQQQSDRD1R CF主主QJKQSC C01001nQJS nKQR C高电平时高电平时F主状态主状态由由J、K决定，决定，F从从状态不变。状态不变。C下降沿下降沿( )触发器触发器翻转（翻转（ F从状态与从状态与F主状态一致）。主状态一致）。nQJS nKQR Qn10 0 1 1 1 0 0Qn0 0 0 1 01 0 1 0 1C高电平时高电平时F主状态主状态由由J、K决定，决定，F从从状态不变。状态不变。C下降沿下降沿( )触

11、发器触发器翻转（翻转（ F从状态与从状态与F主状态一致）。主状态一致）。0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn (置置“0功能功能) (置置“1功能功能) (计数功能计数功能) CQJKSDRDQ4.例：例：JK 触发器工作波形触发器工作波形CJKQ下降沿触发翻转下降沿触发翻转仍为下降沿仍为下降沿触发翻转触发翻转当当J=D, K=D时，时，两触发器状态相同两触发器状态相同D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnD1 CQJKSDRDQ逻辑符号逻辑符号D CQQRDSD逻辑符号逻辑符号

12、D CQQRDSDD Qn+1 0101CDQ 寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，寄存发器只能存放一位二进制数，寄存 n 位二进制时，位二进制时，要要 n个触发器。个触发器。按功能分按功能分清零清零寄存指令寄存指令RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q3000011011101触发器状态不变触发器状态不变动画动画一、数码寄存器一、数码寄存器2. 工作方式工作方式RDSDd3RDSDd2RDSDd

13、1RDSDd010清零清零1100&Q0&Q1&Q2&Q31100&QQQQ0000001110101111二、移位寄存器二、移位寄存器F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d1 清零清零0DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3DDC3. 移位寄存器电路移位寄存器电路第四节 计数器下降沿下降沿触发翻转触发翻转1010清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲1. 电路电路的组成的组成在电路图中在电路图中J

14、、悬空表示、悬空表示J、K=1 当相邻低位触发当相邻低位触发器由器由1变变 0 时翻转时翻转 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)2 计数过程分析及状态表：计数过程分析及状态表： 异步二进制加法器工作波形异步二进制加法器工作波形 每个触发器翻转的时间有先后，每个触发器翻转的时间有先后，与计数脉冲不同步与计数脉冲不同步C12345678Q0Q1Q23 波形图：波形图： 下降沿下降沿触发翻转触发翻转1010清零清零RDQJKQQ0F0QJK

15、QQ1F1QJKQQ2F2C计数脉冲计数脉冲三、二进制减法计数器三、二进制减法计数器在电路图中在电路图中J、悬空表示、悬空表示J、K=11电路电路的组成的组成 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 1 1 12 1 1 0 3 1 0 14 1 0 0 5 0 1 16 0 1 0 7 0 0 18 0 0 0 脉冲数脉冲数(C)2 计数过程分析及状态表：计数过程分析及状态表： 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C

16、)分析图分析图12-22所示逻辑电路的逻辑功能。设触发器的初始状态为所示逻辑电路的逻辑功能。设触发器的初始状态为0。 【解】 在图9-17所示电路中，每个D触发器的端与输入D连接，故具有计数功能。高位触发器的CP来自相邻的低位触发器端。每来一个计数脉冲，最低位触发器在CP的上升沿翻转一次；而高位触发器是在相邻的低位触发器从0变为1时翻转. 表12-9 三位二进制减法计数器状态表计数脉冲二 进 制 数Q2Q1Q0000011112110310141005011601070018000图12-23 例12-3 三位二进制减法计数器波形图12.3.2二进制同步加法计数器二进制同步加法计数器 所谓同步

17、计数器，是指各触发器状态的翻转和计数时钟CP脉冲是同一个CP脉冲 各触发器的信号输入端和相连，作为共同的信号输入端，即JK触发器转换成了T触发器。当 0时，来一个时钟脉冲，触发器状态保持不变；当 1 时，来一个时钟脉冲，触发器状态发生翻转，即由01或由10。各触发器J，K端的逻辑关系式iiiKJTiiiKJT12.3.2 同步十进制计数器同步十进制计数器l二进制计数器结构简单，容易实现，但是读数不习惯。为了满足读数的习惯二进制计数器结构简单，容易实现，但是读数不习惯。为了满足读数的习惯和显示的要求，在数字系统中，经常采用十进制计数方法和十进制计数器。和显示的要求，在数字系统中，经常采用十进制计数方法和十进制计数器。十进制计数器是在二进制的基础上产生的，也是用四位二进制数来代表一位十进制计数器是在二进制的基础上产生的，也是用四位二进制数来代表一位十进制数，所以也称为二十进制数，所以也称为二十进制十进制(或称或称BCD码码)计数器。计数器。即取自然二进制前面的00001001这十个编码来表示09的十个数码，10101111作为无效状态的约束条件，也就是当四位二进制计数从0000加到1001时，再来一个CP脉冲，则计数器的状态变为0000，进入下一个循环，而不是进入1010状态。一个十进制计数器最大值为9，十个不同状态循环一次，并产生一个进位