计算机组成原理---逻辑运算课件

1、（1）数字逻辑数字逻辑 逻辑代数逻辑代数 逻辑门电路逻辑门电路 组合逻辑电路组合逻辑电路1.1.时序逻辑电路时序逻辑电路（2）1.1.逻辑代数逻辑代数1.1 数字电路的基础知识数字电路的基础知识1.2 基本逻辑关系基本逻辑关系1.3 逻辑代数及运算规则逻辑代数及运算规则 1.4 逻辑函数的表示法逻辑函数的表示法1.5 逻辑函数的化简逻辑函数的化简（3）1.1 数字电路的基础知识数字电路的基础知识数字信号和模拟信号数字信号和模拟信号电电子子电电路路中中的的信信号号模拟信号模拟信号数字信号数字信号时间连续的信号时间连续的信号时间和幅度都是离散的时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：

2、正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘例：产品数量的统计、数字表盘的读数、数字电路信号等。的读数、数字电路信号等。（4）模拟信号模拟信号tV(t)tV(t)数字信号数字信号高电平高电平低电平低电平上跳沿上跳沿下跳沿下跳沿（5）模拟电路主要研究：模拟电路主要研究：输入、输出信号间的大小、输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分相位、失真等方面的关系。主要采用电路分析方法，动态性能用微变等效电路分析。析方法，动态性能用微变等效电路分析。在模拟电路中，晶体管一般工作在线性放大区；在模拟电路中，晶体管一般工作在线性放大区；在数字电路中，三极管工作在开关状态，即工在

3、数字电路中，三极管工作在开关状态，即工作在饱和区和截止区。作在饱和区和截止区。 数字电路主要研究：数字电路主要研究：电路输出、输入间的逻辑关电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。值表、逻辑表达式及波形图表示。模拟电路与数字电路比较模拟电路与数字电路比较1.电路的特点电路的特点2.研究的内容研究的内容（6）模拟电路研究的问题模拟电路研究的问题基本电路元件基本电路元件:基本模拟电路基本模拟电路:晶体三极管晶体三极管场效应管场效应管集成运算放大器集成运算放大器 信号放大及运算信号放大及运算 (信号放大、功

4、率放大）信号放大、功率放大） 信号处理（采样保持、电压比较、有源滤波）信号处理（采样保持、电压比较、有源滤波） 信号发生（正弦波发生器、三角波发生器、信号发生（正弦波发生器、三角波发生器、）（7）数字电路研究的问题数字电路研究的问题基本电路元件基本电路元件基本数字电路基本数字电路 逻辑门电路逻辑门电路 触发器触发器 组合逻辑电路组合逻辑电路 时序电路（寄存器、计数器、脉冲发生器、时序电路（寄存器、计数器、脉冲发生器、 脉冲整形电路）脉冲整形电路） A/D转换器、转换器、D/A转换器转换器（8）1.2 基本逻辑关系基本逻辑关系一、一、“与与”逻辑逻辑与逻辑：与逻辑：决定事件发生的各条件中，所有条

5、件决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）都具备，事件才会发生（成立）规定规定: 开关合为逻辑开关合为逻辑“1” 开关断为逻辑开关断为逻辑“0” 灯亮为逻辑灯亮为逻辑“1” 灯灭为逻辑灯灭为逻辑“0” EFAB逻辑逻辑：指事物的前因和后果所遵循的规律：指事物的前因和后果所遵循的规律逻辑状态逻辑状态：逻辑：逻辑“真真”为为“”，逻辑，逻辑“假假”为为“”基本逻辑关系基本逻辑关系：与：与 ( and ) 或或 (or ) 非非 ( not )（9）&ABF逻辑符号：逻辑符号：逻辑式：逻辑式：FA B逻辑乘法逻辑乘法逻辑与逻辑与真值表特点真值表特点: 任任0 则则0, 全

6、全1则则1与逻辑运算规则：与逻辑运算规则：0 0=0 0 1=01 0=0 1 1=1EFAB真值表真值表AFB000100010111（10）二、二、 “或或”逻辑逻辑AEFB或逻辑或逻辑：决定事件发生的各条件中，有一个或一个决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）以上的条件具备，事件就会发生（成立）规定规定: 开关合为逻辑开关合为逻辑“1” 开关断为逻辑开关断为逻辑“0” 灯亮为逻辑灯亮为逻辑“1” 灯灭为逻辑灯灭为逻辑“0” （11） 1ABF逻辑符号：逻辑符号：逻辑式：逻辑式：FAB逻辑加法逻辑加法逻辑或逻辑或真值表特点：真值表特点： 任任1 则则1,

7、全全0则则0。或逻辑运算规则或逻辑运算规则:0+0=0 0+1=11+0=1 1+1=1AEFB真值表真值表AFB000101011111（12）三、三、 “非非”逻逻辑辑“非非”逻辑：逻辑：决定事件发生的条件只有一个，条件决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备不具备时事件发生（成立），条件具备时事件不发生。时事件不发生。规定规定: 开关合为逻辑开关合为逻辑“1” 开关断为逻辑开关断为逻辑“0” 灯亮为逻辑灯亮为逻辑“1” 灯灭为逻辑灯灭为逻辑“0” AEFR（13）逻辑符号：逻辑符号：逻辑非逻辑非逻辑反逻辑反AF0110真值表真值表AEFR真值表特点真值表特点:

8、1则则0，0则则1。AF 逻辑式：逻辑式：运算规则：运算规则：10,01AF1（14）四、几种常用的逻辑关系逻辑四、几种常用的逻辑关系逻辑“与与”、“或或”、“非非”是三种基本的逻辑是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基关系，任何其它的逻辑关系都可以以它们为基础表示。础表示。BAF与非：与非：条件条件A、B都具备，都具备，则则F 不发生不发生&ABF其他几种常用的逻辑关系如下表：其他几种常用的逻辑关系如下表：（15）BAF或非：或非：条件条件A、B任一具备，任一具备，则则F 不发生不发生 1ABFBABABAF 异或：异或：条件条件A、B有一个具有一个具备，另一个不备

9、，另一个不具备则具备则F 发生发生=1ABF同或：同或：条件条件A、B相同，则相同，则F 发生发生=1ABFBABAABF （16）基本逻辑关系小结&ABFABF11FA&ABFABF1=1ABF表示式表示式F=ABF=A+BF= A BAF ABF BAFABFABF国标国标惯用惯用国外国外与与或或非非与非与非或非或非异或异或逻辑逻辑符号符号ABFABF AFAFAABFBFABF ABFABFABF （17）与或非门与或非门CDAB +ABCDFABCDF& 1&（18）1.3 逻辑代数及运算规则逻辑代数及运算规则数字电路要研究的是电路的输入输出之间的数字电

10、路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑关系，所以数字电路又称逻辑电路逻辑电路，相应的，相应的研究工具是研究工具是逻辑代数（布尔代数）逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个在逻辑代数中，逻辑函数的变量只能取两个值（值（二值变量二值变量），即），即0和和1，中间值没有意义。，中间值没有意义。0和和1表示两个对立的逻辑状态，不是数值表示两个对立的逻辑状态，不是数值0和和1v逻辑变量具有逻辑属性的变量逻辑变量具有逻辑属性的变量v逻辑表达式也可称作逻辑函数，描述逻辑自逻辑表达式也可称作逻辑函数，描述逻辑自变量和逻辑因变量之间的逻辑关系变量和逻辑因变量之间的逻

11、辑关系（19）1.3.1 逻辑代数的基本运算规则逻辑代数的基本运算规则加运算规则加运算规则:0+0=0 ，0+1=1 ，1+0=1，1+1=1乘运算规则乘运算规则:00=0 01=0 10=0 11=1非运算规则非运算规则:1001 AA 0,1,00 AAAAAAAA1, 11,0 AAAAAAAA（20）1.3.2 逻辑代数的运算规律逻辑代数的运算规律一、交换律一、交换律二、结合律二、结合律三、分配律三、分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代数普通代数不

12、适用不适用!（21）求证求证: （分配律第（分配律第2条）条） A+BC=(A+B)(A+C)证明证明:右边右边 =(A+B)(A+C)=AA+AB+AC+BC ; 分配律分配律=A +A(B+C)+BC ; 结合律结合律 , AA=A=A(1+B+C)+BC ; 结合律结合律=A 1+BC ; 1+B+C=1=A+BC ; A 1=1=左边左边（22）四、吸收规则四、吸收规则1.原变量原变量的吸收：的吸收： A+AB=A证明：证明：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收吸收是

13、指吸收多余（吸收是指吸收多余（冗余冗余）项，多余（）项，多余（冗冗余余）因子被取消、去掉）因子被取消、去掉 被消化了。被消化了。长中含短，长中含短，留下短。留下短。（23）2.反变量反变量的吸收：的吸收：BABAA 证明：证明：BAABABAA BA)AA(BA 例如：例如：DEBCADCBCAA 被吸收被吸收长中含反，长中含反，去掉反。去掉反。字母上面没有非运算符的叫做原变量字母上面没有非运算符的叫做原变量有非运算符的叫做反变量有非运算符的叫做反变量（24）五、反演定理五、反演定理BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表

14、的方法证明：可以用列真值表的方法证明：德德 摩根摩根 (De Morgan)定理：定理：（25）反演定理内容：反演定理内容：将函数式将函数式 F 中所有的中所有的 + 变量与常数均取反变量与常数均取反 （求反运算）（求反运算）互补运算互补运算1.运算顺序：先括号运算顺序：先括号 再乘法再乘法 后加法。后加法。2.不是一个变量上的反号不动。不是一个变量上的反号不动。注意注意:用处：用处：实现互补运算（求反运算）。实现互补运算（求反运算）。新表达式：新表达式：F显然：显然：FF (变换时，原函数运算的先后顺序不变变换时，原函数运算的先后顺序不变)(反函数，补函数反函数，补函数)（26）例题：例题：

15、1)()(1 DCBAF01 DCBAF与或式与或式注意括号注意括号注意注意括号括号01 DCBAFDBDACBCAF 1（27）1.4 逻辑函数的表示法逻辑函数的表示法四种表示方法四种表示方法逻辑代数式逻辑代数式 (逻辑表示式逻辑表示式, 逻辑函数式逻辑函数式)11&1ABY 逻辑电路图逻辑电路图:卡诺图卡诺图n2n个输入变量个输入变量 种组合种组合。真值表：真值表：将逻辑函数输入变量取值的不同组合将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式与所对应的输出变量值用列表的方式一一对应列出的表格。一一对应列出的表格。BABAF （28）将输入、输出的所有可能状态一一对

16、应地列将输入、输出的所有可能状态一一对应地列出。出。 n个变量可以有个变量可以有2n个输入状态。个输入状态。1.4.1 真值表真值表列真值表的方法：列真值表的方法：一般按二进制的顺一般按二进制的顺序，输出与输入状序，输出与输入状态一一对应，列出态一一对应，列出所有可能的状态。所有可能的状态。（29）1.4.2 逻辑函数式逻辑函数式逻辑代数式：逻辑代数式：把逻辑函数的输入、输出关把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合系写成与、或、非等逻辑运算的组合式。也称为逻辑函数式，式。也称为逻辑函数式，通常采用通常采用“与或与或”的形式。的形式。例：例：ABCCBACBACBACBAF 与

17、普通代数不同的是，在逻辑代数中，不管是变与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是量还是函数，其取值都只能是0或或1，并且这里的，并且这里的0和和1只表示两种不同的状态，没有数量的含义。只表示两种不同的状态，没有数量的含义。（30）一个逻辑函数的表达式可以有与或表达式、一个逻辑函数的表达式可以有与或表达式、或与表达式、与非或与表达式、与非-与非表达式、或非与非表达式、或非-或非或非表达式、与或非表达式表达式、与或非表达式5种表示形式种表示形式一种形式的函数表达式相应于一种逻辑电路。尽一种形式的函数表达式相应于一种逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但管

18、一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的逻辑功能是相同的（1）与或表达式：ACBAY（2）或与表达式：Y)(CABA（3）与非-与非表达式：Y ACBA（4）或非-或非表达式：YCABA（5）与或非表达式：YCABA（31）1.4.3 卡诺图卡诺图卡诺图的构成：卡诺图的构成：将将n个输入变量的全部最小项用个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相邻的最小小方块阵列图表示，并且将逻辑相邻的最小项放在相邻的几何位置上，所得到的阵列图项放在相邻的几何位置上，所得到的阵列图就是就是n变量的卡诺图。变量的卡诺图。最小项：最小项：构成逻辑函数的基本单元。对应于输入变构成逻辑函数

19、的基本单元。对应于输入变量的每一种组合。量的每一种组合。变量赋值为变量赋值为1时用该变量表示（时用该变量表示（原变量原变量）变量赋值为变量赋值为0时用该变量的反来表示（时用该变量的反来表示（反变量反变量）逻辑相邻：逻辑相邻：若两个最小项只有一个变量以原、反区若两个最小项只有一个变量以原、反区别，其他变量均相同，则称这两个最小项逻辑别，其他变量均相同，则称这两个最小项逻辑相邻相邻（32）最小项：最小项：输入变量的每一种组合。输入变量的每一种组合。 A B Y 0 0 1 0 1 1 1 0 1 1 1 0AB01010111输出变量输出变量Y的值的值输入变量输入变量二输入变量卡诺图二输入变量卡诺

20、图卡诺图的每一个方块（最小项）代表一种输入组卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方合，并且把对应的输入组合注明在阵列图的上方和左方。和左方。（33）1.4.4 逻辑图逻辑图把相应的逻辑关系用逻辑符号和连线表示把相应的逻辑关系用逻辑符号和连线表示出来，就构成了逻辑图。出来，就构成了逻辑图。&AB&CD 1FF=AB+CD（34）1.4.5 逻辑函数四种表示方式的相互转换逻辑函数四种表示方式的相互转换一、逻辑电路图一、逻辑电路图逻辑代数式逻辑代数式BABY=A B+ABA BA1&AB&11（35） 二、真值表二、真值表

21、卡诺图卡诺图 A B Y 0 0 1 0 1 1 1 0 1 1 1 0二变量卡诺图二变量卡诺图真值表真值表AB10101110（36）三、真值表、卡诺图三、真值表、卡诺图逻辑代数式逻辑代数式方法：方法：将真值表或卡诺图中为将真值表或卡诺图中为1的的项相加，写成项相加，写成 “与或式与或式” 真值表真值表 A B Y 0 0 1 0 1 1 1 0 1 1 1 0AB0 1010111AB实际上这是与非门的真值表：实际上这是与非门的真值表： YAB故此逻辑代数式并非是最简单的形式，需要故此逻辑代数式并非是最简单的形式，需要化简化简ABABBABABAY （37）1.5 逻辑函数的化简逻辑函数的

22、化简最简与或式最简与或式乘积项的乘积项的项数最少。项数最少。每个乘积项中每个乘积项中变量个数最少。变量个数最少。逻辑函数化简的意义：逻辑表达式越简单，实逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。现它的电路越简单，电路工作越稳定可靠。利用逻辑代数的基本公式利用逻辑代数的基本公式逻辑函数的公式化简法就是运用逻辑代数的基本公式、逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。定理和规则来化简逻辑函数。利用卡诺图化简利用卡诺图化简卡诺图适用于输入变量为卡诺图适用于输入变量为3、4个的逻辑代数式的个的逻辑代数式的化简；化简过程比公式法简单直观

23、。化简；化简过程比公式法简单直观。（38）利用逻辑代数的基本公式利用逻辑代数的基本公式例例1：ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反变量吸收反变量吸收提出提出AB=1提出提出A（39）例例2：CBBCBAABF )(CBBCBAAB ）（反演反演CBAABCCCBAAB )()(配项配项CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CBBBCAAB )(CBCAAB 利利用用逻逻辑辑代代数数的的基基本本公公式式（40）2.2.逻辑门电路逻辑门电路2.1 概述概述2.2 门电路的实现门电路的实现2.3 集成电路集成电路 2.4 OC门门2.

24、5 三态门三态门（41）2.1 概述概述门电路：门电路：实现基本逻辑运算和常用复合逻辑运算的实现基本逻辑运算和常用复合逻辑运算的电子电路（逻辑器件）电子电路（逻辑器件）门电路的主要类型：门电路的主要类型：与门、或门、与非门、或非与门、或门、与非门、或非门、异或门等。门、异或门等。门电路的输出状态与赋值对应关系：门电路的输出状态与赋值对应关系：正逻辑：正逻辑：高电位对应高电位对应“1”；低电位对应；低电位对应“0”。混合逻辑：混合逻辑：输入用正逻辑、输出用负逻辑；或者输输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。入用负逻辑、输出用正逻辑。一般采用一般采用正逻辑正逻辑负逻辑：负逻辑

25、：高电位对应高电位对应“0”；低电位对应；低电位对应“1”。（42）负逻辑门符号画法负逻辑门符号画法 在对应的输入端、输出端上加一个小圆圈在对应的输入端、输出端上加一个小圆圈O（表示相反的含义）加以区别（表示相反的含义）加以区别 小圆圈当作非号，一条线两端同时加上或消去小圆圈当作非号，一条线两端同时加上或消去小圆圈逻辑功能不变小圆圈逻辑功能不变 一条线上小圆圈从一端可移到另一端，其逻辑一条线上小圆圈从一端可移到另一端，其逻辑功能不变功能不变 在一个逻辑符号的输入端和输出端同时加上在一个逻辑符号的输入端和输出端同时加上（或去掉）小圆圈，并将加小圆圈的门如是与（或去掉）小圆圈，并将加小圆圈的门如是

26、与门改为或门，如是或门改为与门，其逻辑功能门改为或门，如是或门改为与门，其逻辑功能不变不变（43）门门(电子开关电子开关)满足一定条件时，电路允满足一定条件时，电路允 许信号通过许信号通过 开关接通开关接通 。开门状态：开门状态：关门状态：关门状态：条件不满足时，信号通不条件不满足时，信号通不过过 开关断开开关断开 。（44）100VVcc在数字电路中，对电压值为多少并不重要，在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。只要能判断高低电平即可。K开开-VO输出高电平，对应输出高电平，对应“1”K合合-VO输出低电平，对应输出低电平，对应“0”VOKVccR V V（45）开关

27、开关作用作用二极管二极管反向截止：反向截止：开关接通开关接通开关断开开关断开三极管三极管（C,E)饱和区：饱和区： 截止区：截止区：开关接通开关接通CEB开关断开开关断开 正向导通：正向导通： CEB（46）2.2 门电路的实现门电路的实现1. 分立元件门电路分立元件门电路体积大、工作不可靠体积大、工作不可靠需要不同电源需要不同电源各种门的输入、输出电平不匹配各种门的输入、输出电平不匹配2. 集成电路集成电路TTL型门电路型门电路输入和输出端结构都采用半导体晶体管（输入和输出端结构都采用半导体晶体管（TTL： Transistor-Transistor Logic）优点是开关速度较高，抗干扰能

28、力较强，带负载的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大能力也比较强，缺点是功耗较大缺点缺点（47）金属金属-氧化物氧化物-半导体场效应管半导体场效应管MOS( Metel-Oxide-Semiconductor Field Effect Transister )缺点：缺点：工作速度比工作速度比TTL低低 2. 电压控制元件，静态功耗小电压控制元件，静态功耗小3. 允许电源电压范围宽（允许电源电压范围宽（3 18V）4. 扇出系数大，抗噪声容限大扇出系数大，抗噪声容限大优点优点1. 工艺简单，集成度高工艺简单，集成度高扇出系数：扇出系数：与非门电路输出能够驱动同

29、类门的个数与非门电路输出能够驱动同类门的个数3. 集成电路集成电路MOS型门电路型门电路（48）在一块半导体基片上制作出一个完整的逻辑电路在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。速度快、而且价格便宜的特点。逻辑门数逻辑门数10个以下：个以下：小规模小规模集成电路集成电路 ( Small Scale Integration :SSI ) 逻辑门数逻辑门数1099个：个：中规模中规模集成电路集成电路

30、（Medium Scale Integration :MSI ) 逻辑门数逻辑门数1009999个：个：大规模大规模集成电路集成电路（ Large Scale Integration :LSI ) 逻辑门数逻辑门数10000个以上：个以上：超大规模超大规模集成电路集成电路（ Very Large Scale Integration :VLSI ) 2.3 集成电路集成电路IC（49）集成电路的类型 二极管二极管-晶体三极管逻辑门（晶体三极管逻辑门（DTL）集集 晶体三极管晶体三极管-晶体三极管逻辑门晶体三极管逻辑门 （TTL）成成 双极型双极型 射极耦合逻辑门射极耦合逻辑门 （ECL）逻逻 集

31、成注入逻辑门电路集成注入逻辑门电路 （ ）辑辑 N沟道沟道MOS门门 (NMOS)门门 单极型单极型(MOS型型) P 沟道沟道MOS门门 (PMOS) 互补互补MOS门门 (CMOS)LI2（50）TTL门电路及改进74系列74xx普通标准普通标准TTL74LSxx 低功耗肖特基低功耗肖特基TTL74Sxx肖特基肖特基TTL(抗饱和抗饱和)74ALSxx先进低功耗肖特基先进低功耗肖特基TTL74ASxx先进肖特基先进肖特基TTL74Fxx高速高速TTL （51）74LS004个个2输入与非门输入与非门74LS00 的引脚排列图VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A

32、 2B 2Y GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引脚排列图 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 77 4 L S 2 02个个4输入与非门输入与非门（52）74LS04 6个反相器个反相器 1 4 1 3 1 2 1 1 1 0 9 87 4 L S 0 4 1 2 3 4 5 6 7VC C 4 A 4 Y 5 A 5 Y 6 A 6 Y 1 A 1 Y 2 A 2 Y 3 A 3 Y G N D6反 相

33、 器 7 4 L S 0 4的 引 脚 排 列 图T4AR13 k T3T2T1YR41 0 0 + VC CT5R27 5 0 R33 6 0 R53 k T T L 反 相 器 电 路（53）74LS02 4个个2输入或非门输入或非门 1 4 1 3 1 2 1 1 1 0 9 87 4 L S 0 2 1 2 3 4 5 6 7VC C 3 Y 3 B 3 A 4 Y 4 B 4 A 1 Y 1 B 1 A 2 Y 2 B 3 A G N D7 4 L S 0 2的 引 脚 排 列 图T4ABR1T3T2T1YR4+ VC CT5R2R3R5T2T1R1T T L 或 非 门 电 路（5

34、4）&ABEF&CD&G1&ABEF&CDG 能否能否“线与线与”？ABCDEFEFCDABFEG 答案：答案：TTL与非门不允许直接线与与非门不允许直接线与集电极开路的逻辑门（集电极开路的逻辑门（Open Collector)2.4 OC门门问题：问题：TTL与非门能否直接线与？与非门能否直接线与？（55）OC门可以实现门可以实现“线与线与”功能。功能。&UCCF1F2F3FRLF=F1F2F3&符号符号输出端要接上拉负载电阻输出端要接上拉负载电阻 RL RL 和和UCC 可以外接可以外接ABF 国标国标ABF惯用惯用（56）OC门的应

35、用门的应用 实现实现“线与线与”逻辑功能逻辑功能 实现电平转换实现电平转换 例如，把输出高电平转换为例如，把输出高电平转换为10V时，可将外时，可将外接的上拉电阻接到接的上拉电阻接到10V电源上电源上 用做驱动器用做驱动器 用用OC门来驱动指示灯，继电器和脉冲变压门来驱动指示灯，继电器和脉冲变压器等器等 实现总线传输实现总线传输（57）正常输出端有两种状态正常输出端有两种状态u高电平状态高电平状态u低电平状态低电平状态 三态门具有第三种状态三态门具有第三种状态u高阻状态（悬空状态、禁止状态）高阻状态（悬空状态、禁止状态）u输出阻抗很高（相当于与其他电路无关）输出阻抗很高（相当于与其他电路无关）

36、u不是高电平，也不是低电平不是高电平，也不是低电平u具有一个控制端具有一个控制端u控制端无效，输出高阻状态控制端无效，输出高阻状态2.5 三态门（三态门（TS门）门）（58）&ABFE符号符号输输出出高高阻阻0E 1E ABF 功能表功能表三态门的符号及功能表三态门的符号及功能表&ABFE符号符号输输出出高高阻阻1E0EABF 功能表功能表使能端使能端高电平高电平起作用起作用使能端使能端低电平低电平起作用起作用（59）E1E2E3公用总线公用总线三态门主要作为三态门主要作为TTL电路与电路与总线总线间的间的接口电路接口电路。三态门的用途三态门的用途工作时，工作时，E1、E2、E

37、3分时分时接入高电平接入高电平（60） 三态门三态门 (两输入与非两输入与非) ABE&ABE&ABE国标国标国外国外AFEAFEAFEEAF三态缓冲器三态缓冲器反相器反相器高电平有效高电平有效反相器反相器低电平有效低电平有效同相器同相器低电平有效低电平有效同相器同相器高电平有效高电平有效（61）3.3.组合逻辑电路组合逻辑电路3.1 概述概述3.2 编码器编码器3.3 译码器译码器 3.4 加法器加法器3.5 数据选择器数据选择器（62）3.1 概述概述逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入

38、。 组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记组合电路、记忆元件。忆元件。（63）组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计（64）3.2 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代码以就是赋予选定的一系列二进制代码以固定的含义。固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种种不同的组合，可以表示不

39、同的组合，可以表示2n个信号。个信号。一、二进制编码器一、二进制编码器二进制编码器的作用：二进制编码器的作用：将一系列信号状态编制成将一系列信号状态编制成二进制代码。二进制代码。（65）例：例：用与非门组成三位二进制编码器。用与非门组成三位二进制编码器。-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，八种状态，与之对应的输出设为与之对应的输出设为F1、F2、F3，共三，共三位二进制数。位二进制数。设计编码器的过程与设计一般的组合设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进

40、行化简，值表），然后写出逻辑表达式并进行化简，最后画出逻辑图最后画出逻辑图。（66）I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表真值表86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （67）I1I2I3I4I5I6I7I8&F3F2F18-3 编码器逻辑图编码器逻辑图86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （68）译码是编码的逆

41、过程，即将某二进制翻译成电译码是编码的逆过程，即将某二进制翻译成电路的某种状态。路的某种状态。一、二进制译码器一、二进制译码器二进制译码器的作用：二进制译码器的作用：将将n种输入的组合译成种输入的组合译成2n种电路状态。也叫种电路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号3.3 译码器译码器（69）&1Y0Y2Y3YA1A0S2-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出（70）74LS139的功能表的功能表A1A01XX11110000111

42、001101101011010111110S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。（71）S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器（72）例：例：利用线译码器分时将采样数据送入计算机。利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线（73）0Y1Y2Y3Y0A1

43、AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据脱离总线脱离总线（74）3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0

44、 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号（75）01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器（76）集成二进制译码器集成二进制译码器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3

45、Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引脚排列图(b) 逻辑功能示意图A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。07YYAG2BG2022BAGG122BAGG（77）真值表真值表输 入使 能选 择输 出G1 2GA2 A1 A001234567 YYYYYYY

46、Y 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效BAGGG222（78）1 1 0 11 0 0 1+举例：举例：A=1101, B=100

47、1， 计算计算A+B。011010011加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括被加数、加数其余各位都是三个数相加，包括被加数、加数和低位来的进位。和低位来的进位。(4) 任何位相加都产生两个结果：本位和、向高位任何位相加都产生两个结果：本位和、向高位的进位。的进位。用半加器实现用半加器实现用全加器实现用全加器实现3.4 加法器加法器（79）一、半加器一、半加器半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位设：设：A-加数；加数；B

48、-被加数；被加数；S-本位和；本位和；C-进位进位A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABAS ABC （80）逻辑图逻辑图半加器半加器(HA)AiBiCiSi逻辑符号逻辑符号BABABAS ABC =1&ABSC惯用符号惯用符号AiBiSiCi+1国标符号国标符号CO（81）二、全加器：二、全加器：输入：输入：Ai-加数；加数；Bi-被加数；被加数；Ci-低位的进位低位的进位输出：输出：Si-本位和；本位和；Ci+1-进位进位真值表真值表逻辑符号逻辑符号全加器全加器(FA)(FA)A Ai iB Bi iC Ci iS S

49、i iC Ci+1i+1惯用符号惯用符号A Ai iB Bi iC Ci iS Si iC Ci+1i+1CICO国标符号国标符号（82）从一组数据中选择一路信号进行传输的电路，从一组数据中选择一路信号进行传输的电路，称为称为数据选择器数据选择器，又叫多路开关，简称，又叫多路开关，简称MUX（Multiplexer）控制信号控制信号输入信号输入信号输出信号输出信号数据选择器类似一个多投开关。选择哪一路信数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。号由相应的一组控制信号控制。A0A1D3D2D1D0W3.5 数据选择器数据选择器（83）一位数据选择器：一位数据选择器：从从

50、n个一位数据中选择一个数据。个一位数据中选择一个数据。m位数据选择器：位数据选择器：从从n个个m位数据中选择一个数据。位数据中选择一个数据。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四二选一选择器四二选一选择器n=2 , m=4（84）四选一集成数据选择器四选一集成数据选择器74LS153输输入入输输出出A1A0W 10000D0010D1100D2110D3E功能表功能表控制端控制端：为为 或或 ，低电平有效。，低电平有效。EE1E2选择端选择端A1 A0 ：为两个为两个4选选1数据选择器共用。数据选择器共用。其中其中（85）4.4.时序逻辑电路时序逻辑电路4.1 概

51、述概述4.2 基本基本 RS 触发器触发器4.3 常用触发器常用触发器 4.4 寄存器和计数器寄存器和计数器4.5 PLD简介简介（86）时序电路的特点：时序电路的特点：具有记忆功能。具有记忆功能。在数字电路中，凡是任一时刻的稳定在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且输出不仅决定于该时刻的输入，而且还和还和电路原来的状态有关电路原来的状态有关者，都叫做时序逻辑者，都叫做时序逻辑电路，简称电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW4.1 概述概述时序电路的基本单元：时序电路的基本单元：触发器。触发器。（87）触发器的功能：触发器的功能

52、：形象地说，形象地说， 它具有它具有“一触即发一触即发”的的功能。在输入信号的作用下，它能够从一种状功能。在输入信号的作用下，它能够从一种状态态 ( 0或或1 )转变成另一种状态转变成另一种状态 ( 1或或0 )。触发器的特点：触发器的特点：有记忆功能的逻辑部件。输出状态有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态不只与现时的输入有关，还与原来的输出状态有关。有关。触发器的分类：触发器的分类：按功能分：按功能分：有有R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发器、T型等；型等；按触发方式划分：按触发方式划分：有电平触发方式、主从有电平触发方式、主从触发

53、方式和边沿触发方式触发方式和边沿触发方式 。（88）两个输入端两个输入端4.2 基本基本 RS 触发器触发器&a&bQQDRDS反馈反馈两个输出端两个输出端反馈反馈正是由于正是由于引入反馈，引入反馈，才使电路具有才使电路具有记忆功能记忆功能 !（89）输入输入RD=0, SD=1时时若原状态：若原状态：1Q0Q 11001010输出仍保持：输出仍保持：1Q0Q &a&bQQDRDS若原状态：若原状态：0Q1Q 01111010输出变为：输出变为：1Q0Q 置置“0”！&a&bQQDRDS（90）输入输入RD=1, SD=0时时若原状态：若原状态：

54、1Q0Q 10101001输出变为：输出变为：0Q1Q &a&bQQDRDS若原状态：若原状态：0Q1Q 00110101输出保持：输出保持：0Q1Q &a&bQQDRDS置置“1” ！（91）输入输入RD=1, SD=1时时若原状态：若原状态：10111001输出保持原状态：输出保持原状态：0Q1Q 0Q1Q 若原状态：若原状态：1Q0Q 01110110输出保持原状态：输出保持原状态：1Q0Q &a&bQQDRDS&a&bQQDRDS保持！保持！（92）输入输入RD=0, SD=0时时0011输出：全是输出：全是1注意：注意：

55、当当RD、SD同时由同时由0变变为为1时，翻转快的门输出变为时，翻转快的门输出变为0，另一个不得翻转。因此，另一个不得翻转。因此，该状态为不定状态。该状态为不定状态。&a&bQQDRDS基本触发器的功能表基本触发器的功能表QRD SD Q1 10 11 00 0保持原状态保持原状态0 11 0不定状态不定状态复位端复位端置位端置位端QDRDSQ逻辑符号逻辑符号（93）1. 触发器是双稳态器件，只要令触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出触发器即保持原态。稳态情况下，两输出互补。一般定义互补。一般定义Q为触发器的状态。为触发器的状态。2.

56、在控制端加入负脉冲，可以使触发器状态变化。在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使端加入负脉冲，使Q1，SD称为称为“置位置位”或或“置置1”端。端。RD端加入负脉冲，使端加入负脉冲，使Q0，RD称为称为“复位复位”或或“清清0”端。端。小结小结（94）同步同步RS触发器触发器QQRDSDabRDSDcdRSCP“ 同步同步 ”的含义：由时钟的含义：由时钟CP决定决定R、S能否对输出能否对输出端起控制作用。端起控制作用。直接清零端直接清零端直接置位端直接置位端输出端输出端输入端输入端RDSDRSCQQ（95）QQRDSDabRDSDcdRSCP直接清零端直接清零端直接置位

57、端直接置位端直接清零端、置位端的处理：直接清零端、置位端的处理：平时常平时常为为 1平时常平时常为为 1（96）红色线无圆圈表示：红色线无圆圈表示：“高高电平有效电平有效”，即，即 “ 只有只有在时钟在时钟 CP1 时，它才表时，它才表现出应有的逻辑功能；如现出应有的逻辑功能；如果果CP0，输出端，输出端 Q 则保则保持原状态持原状态”QQRDSDRSC逻辑逻辑符号符号逻辑逻辑符号符号绿色线有一个圆圈，表示：绿色线有一个圆圈，表示：“ 低 电 平 有 效低 电 平 有 效 ” ， 即， 即 “ 只有在时钟只有在时钟 CP0 时，时，它才表现出应有的逻辑功它才表现出应有的逻辑功能；如果能；如果C

58、P1，输出端，输出端 Q 则保持原状态则保持原状态”QQRDSDRSC（97）R S 触发器的电路结构演变过程触发器的电路结构演变过程由两个与非门构成基由两个与非门构成基本本RS触发器触发器由四个与非门构成同由四个与非门构成同步步RS触发器触发器由九个与非门构成主由九个与非门构成主从从RS触发器触发器公共结构公共结构让其接受让其接受时钟控制时钟控制克服克服空翻空翻（98）4.3 常用触发器常用触发器D Qn+1 0 0 1 1 功能表功能表CPDQQD触发器的输出波形触发器的输出波形逻辑符号逻辑符号RDSDD CQQ结论：结论：Qn+1 = D1. D触发器（触发器（D锁存器）锁存器）（99）

59、触发器的触发方式触发器的触发方式触发方式？触发方式？研究翻转时刻与研究翻转时刻与时钟脉冲间的关系时钟脉冲间的关系电位触发方式电位触发方式电位触电位触发发正电位触发正电位触发负电位触发负电位触发CP=1 期间翻转期间翻转CP=0 期间翻转期间翻转（100）边沿触发方式边沿触发方式为了免除为了免除CP=1期间输入控制电平不许改变期间输入控制电平不许改变的限制，可采用的限制，可采用边沿触发边沿触发方式。其特点是：触方式。其特点是：触发器只在时钟跳转时发生翻转，而在发器只在时钟跳转时发生翻转，而在CP1或或CP0期间，输入端的任何变化都不影响输出期间，输入端的任何变化都不影响输出如果翻转发生在上升沿就

60、叫如果翻转发生在上升沿就叫“上升沿触发上升沿触发”或或“正边沿触发正边沿触发”。如果翻转发生在下降沿就。如果翻转发生在下降沿就叫叫“下降沿触发下降沿触发”或或“负边缘触发负边缘触发”（101）CP D Qn+1 0 Qn 1 Qn 0 0 1 1 边沿触发的边沿触发的D触发器功能表触发器功能表正沿触发正沿触发触发方式在逻辑符号中的表示：触发方式在逻辑符号中的表示：CQQ负沿负沿触发触发CQQ正沿正沿触发触发DD（102）J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 nQ功能表功能表JK触发器的功能小结：触发器的功能小结：1. 当当J=0、K=0时，具有保持功能；时，具有保持功能；2. 当当J=1、K=1时，具有翻转功能；时，具有翻转功能；3. 当当J=0、K=1时，具有复位功能；时，具有复位功能；4. 当当J=1、K=0时，具有置位功能。时，具有置位功能。逻辑符号逻辑符号RDSDCQQKJ2. JK触发器触发器（103）4.4 寄存器寄存器 1 数码寄存器数码寄存器Q3Q2Q1Q