第11章 组合逻辑电路

1、第十一章第十一章 组合逻辑电路组合逻辑电路 第一节第一节 组合逻辑电路的分析方法组合逻辑电路的分析方法 第二节第二节 常用的集成组合逻辑电路常用的集成组合逻辑电路返回主目录返回主目录第一节第一节 组合逻辑电路的分析方法组合逻辑电路的分析方法 按电路逻辑功能的特点来分，数字电路可分为组合逻辑按电路逻辑功能的特点来分，数字电路可分为组合逻辑电路和时序逻辑电路。若电路的任一时刻的输出都只取决于电路和时序逻辑电路。若电路的任一时刻的输出都只取决于该时刻的输入状态，而与输入信号作用之前的电路原来的状该时刻的输入状态，而与输入信号作用之前的电路原来的状态无关，则该数字电路称为组合逻辑电路。态无关，则该数字

2、电路称为组合逻辑电路。 组合逻辑电路分析的一般步骤是：组合逻辑电路分析的一般步骤是： 1.1.根据逻辑图，从输入到输出，逐级写出逻辑表达式，根据逻辑图，从输入到输出，逐级写出逻辑表达式，直至写出输出信号的逻辑函数表达式。直至写出输出信号的逻辑函数表达式。 2.2.根据输出信号的逻辑函数表达式列真值表。根据输出信号的逻辑函数表达式列真值表。 3.3.根据真值表，分析电路的逻辑功能。根据真值表，分析电路的逻辑功能。 例例11-1解解试分析图试分析图11-1所示组合逻辑电路。所示组合逻辑电路。 图图11-1 组合逻辑电路分析组合逻辑电路分析1）逐级写逻辑表达式）逐级写逻辑表达式CABBAYYYYYC

3、ABCYYABYBAY31312321 2）列出真值表。）列出真值表。根据输出函数表达式根据输出函数表达式列出真值表，如表列出真值表，如表11-1所示。所示。 3）分析逻辑功能。）分析逻辑功能。表表11-1 例例11-1真值表真值表返回返回 在数字系统中，常常需要把某种具有特定意义的输入在数字系统中，常常需要把某种具有特定意义的输入信号（例如数字、字符或某种控制信号等），编成相应的信号（例如数字、字符或某种控制信号等），编成相应的若干位二进制代码来处理，这一过程称为编码。能够实现若干位二进制代码来处理，这一过程称为编码。能够实现编码的电路称为编码器。编码的电路称为编码器。 1二进制编码器二进制

4、编码器 （1）二进制编码器的基本要求）二进制编码器的基本要求 以三位二进制编码器以三位二进制编码器为例，其编码器示意图如图为例，其编码器示意图如图11-2所示。所示。 图图11-2 11-2 三位二进制编码器示意图三位二进制编码器示意图 第二节第二节 常用的组合逻辑电路常用的组合逻辑电路三位二进制编码器真值表见表三位二进制编码器真值表见表11-2。表表11-2 三位二进制编码器真值表三位二进制编码器真值表 （2）8位优先编码器位优先编码器 在在8线线-3线编码器中，不允许同时有两个以上的信号输线编码器中，不允许同时有两个以上的信号输入（输入端为入（输入端为1），否则，将使编码器输出发生混乱。为

5、解），否则，将使编码器输出发生混乱。为解决这一问题，一般都把编码器设计成优先编码器。决这一问题，一般都把编码器设计成优先编码器。 CD4532是一种常用的是一种常用的8线线-3线优先编码器，其逻辑框图线优先编码器，其逻辑框图如图如图11-3所示，真值表见表所示，真值表见表11-3 。 图图11-3 811-3 8线线-3-3线优先编码器线优先编码器CD4532CD4532逻辑框图逻辑框图 0 0 0 01 0 0 0 0 0 0 0 110 0 0 11 0 0 0 0 0 0 1 10 0 1 01 0 0 0 0 0 1 10 0 1 11 0 0 0 0 1 10 1 0 01 0 0

6、0 1 10 1 0 11 0 0 1 10 1 1 01 0 1 10 1 1 11 1 11 0 0 00 0 0 0 0 0 0 0 010 0 0 00 0输输 出出输输 入入inE7I6I5I4I3I2I1I0IEXY2Y1Y0YoutE表表11-3 CD453211-3 CD4532真值表真值表 从它的真值表可以看出，除从它的真值表可以看出，除8个编码输入信号外，还有个编码输入信号外，还有一个使能输入端一个使能输入端 ， 为使能输出端，为使能输出端， 为扩展输出端。为扩展输出端。 inEoutEEXY 210线线-4线线8421BCD码优先编码器码优先编码器 10线线-4线线842

7、1BCD码优先编码器有码优先编码器有10个输入端，每一个个输入端，每一个输入端对应着一个十进制数（输入端对应着一个十进制数（0 9），其输出端输出的是输），其输出端输出的是输入信号相应的入信号相应的BCD码。为防止输出产生混乱，该编码器通常码。为防止输出产生混乱，该编码器通常都设计成优先编码器。都设计成优先编码器。 CD40147是一种标准型是一种标准型CMOS集成集成10线线-4线线8421BCD码码优先编码器。其逻辑框图如图优先编码器。其逻辑框图如图11-4所示，其真值表见表所示，其真值表见表11-4。 图图11-4 1011-4 10线线-4-4线编码器线编码器CD40147CD4014

8、7逻辑框图逻辑框图 表表11-4 CD4014711-4 CD40147的真值表的真值表 译码是编码的逆过程，也就是把二进制代码所表示的特译码是编码的逆过程，也就是把二进制代码所表示的特定含义定含义“翻译翻译”出来的过程。实现译码功能的电路称为译码出来的过程。实现译码功能的电路称为译码器。器。 1二进制译码器二进制译码器 （1）二进制译码器的基本要求）二进制译码器的基本要求 以三位二进制译码为例，其译码器的示意图如图以三位二进制译码为例，其译码器的示意图如图11-5所所示，它也称为示，它也称为3线线-8线译码器。其真值表如表线译码器。其真值表如表11-5所示。所示。图图11-5 11-5 三位

9、二进制译码器示意图三位二进制译码器示意图 从真值表中可以看出，每一个输出都对应着一种输入从真值表中可以看出，每一个输出都对应着一种输入状态的组合，所以也叫做状态译码器。状态的组合，所以也叫做状态译码器。7Y6Y5Y4Y3Y2Y1Y0Y0A1A2A表表11-5 11-5 三位二进制译码器真值表三位二进制译码器真值表 （2 2）3 3线线-8-8线译码器线译码器 高速高速CMOSCMOS集成集成3 3线线-8-8线译码器线译码器74HC13874HC138，其逻辑框图，其逻辑框图如图如图11-611-6所示，真值表见表所示，真值表见表11-611-6所示。所示。 图图11-6 74HC13811-

10、6 74HC138逻辑框图逻辑框图1E2E3E2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y表表11-6 74HC13811-6 74HC138真值表真值表利用74HC138的使能端、 利用利用74HC13874HC138的使能端的使能端 、 、 ，可以扩展译码，可以扩展译码器输入的变量数。图器输入的变量数。图11-711-7所示电路是由两片所示电路是由两片74HC13874HC138构成构成的的4 4线线-16-16线译码器。线译码器。 1E2E3E图图11-7 74HC13811-7 74HC138构成的构成的4 4线线-16-16线译码器线译码器 2 2二十进制译码器二十进制译码器 二十进

11、制译码器就是能把某种二十进制代码（即二十进制译码器就是能把某种二十进制代码（即BCDBCD码）变换为相应的十进制数码的组合逻辑电路，也称为码）变换为相应的十进制数码的组合逻辑电路，也称为4 4线线-10-10线译码器。线译码器。 74HC4274HC42是一种是一种4 4线线-10-10线译码器，其真值表和逻辑框图线译码器，其真值表和逻辑框图见表见表11-711-7和图和图11-811-8所示。当输入为所示。当输入为1010101011111111时，输出端时，输出端均为均为1 1，能自动拒绝伪码输入。，能自动拒绝伪码输入。 另外，另外，74LS14574LS145，CD4028CD4028等

12、也都是等也都是4 4线线-10-10线译码器。线译码器。图图11-8 74HC4211-8 74HC42逻辑框图逻辑框图1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 1

13、0 01 10 01 1无无效效输输入入0 01 11 11 11 11 11 11 11 11 11 10 00 01 19 91 10 01 11 11 11 11 11 11 11 10 00 00 01 18 81 11 10 01 11 11 11 11 11 11 11 11 11 10 07 71 11 11 10 01 11 11 11 11 11 10 01 11 10 06 61 11 11 11 10 01 11 11 11 11 11 10 01 10 05 51 11 11 11 11 10 01 11 11 11 10 00 01 10 04 41 11 11 11

14、 11 11 10 01 11 11 11 11 10 00 03 31 11 11 11 11 11 11 10 01 11 10 01 10 00 02 21 11 11 11 11 11 11 11 10 01 11 10 00 00 01 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 0输输 出出输输 入入十进十进制数制数3A2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y表表11-7 74HC4211-7 74HC42真值表真值表 3 3显示译码器显示译码器 显示译码器由两大部分组成，一部分为译码器，另一部显示译码器由两大部分组成，一部

15、分为译码器，另一部分是与显示器相连接的功率驱动器。分是与显示器相连接的功率驱动器。 （1 1）数码显示器）数码显示器 在各种数码管中，分段式数码管是利用不同的发光段组在各种数码管中，分段式数码管是利用不同的发光段组合来显示不同的数字，最常见的分段式数码管是半导体发光合来显示不同的数字，最常见的分段式数码管是半导体发光二极管所构成的半导体数码管（也称二极管所构成的半导体数码管（也称LEDLED数码管）。数码管）。 半导体数码管内部有两种接法，即共阳极接法和共阴极接半导体数码管内部有两种接法，即共阳极接法和共阴极接法，法，BS201BS201就是一种七段共阴极半导体数码管（还带有一个小就是一种七段

16、共阴极半导体数码管（还带有一个小数点），其管脚排列图和内部接线图如图数点），其管脚排列图和内部接线图如图11-911-9所示。所示。 图图11-9 11-9 共阴极半导体共阴极半导体7 7段数码管段数码管BS201BS201a a）管脚排列图）管脚排列图 b b）内部电路图）内部电路图 BS204 BS204内部是共阳极接法，共阳极接法的管脚排列图和内部是共阳极接法，共阳极接法的管脚排列图和内部接线图如图内部接线图如图11-1011-10所示，其外引脚排列图与图所示，其外引脚排列图与图11-911-9基本基本相同（共阴输出变为共阳输出）。相同（共阴输出变为共阳输出）。图图11-10 11-10

17、 共阳极共阳极LEDLED数码管数码管a a）管脚排列图）管脚排列图 b b）内部电路图）内部电路图 各段笔划的组合能显示出十进制数各段笔划的组合能显示出十进制数0 09 9及某些英文字及某些英文字母，如图母，如图11-1111-11所示。所示。 图图11-11 11-11 七段显示的数字及英文字母图形七段显示的数字及英文字母图形 半导体数码管的优点是工作电压低（半导体数码管的优点是工作电压低（1.71.71.91.9），体），体积小，可靠性高，寿命长（大于一万小时），响应速度快积小，可靠性高，寿命长（大于一万小时），响应速度快（优于（优于10ns10ns），颜色丰富等，目前已有高亮度产品，缺

18、点是），颜色丰富等，目前已有高亮度产品，缺点是耗电较大，工作电流一般为几毫安至几十毫安。耗电较大，工作电流一般为几毫安至几十毫安。 半导体数码管的工作电流较大，图半导体数码管的工作电流较大，图11-1211-12所示是三种所示是三种LEDLED数码管的驱动电路，较常用的方法是采用译码数码管的驱动电路，较常用的方法是采用译码/ /驱动器驱动器直接驱动。直接驱动。 另外，液晶数码管也是一种分段式数码管，但驱动电路另外，液晶数码管也是一种分段式数码管，但驱动电路较复杂。较复杂。图图11-12 11-12 半导体发光二极管驱动电路半导体发光二极管驱动电路a a）晶体管驱动）晶体管驱动 b b）OCOC

19、门驱动门驱动 c c）译码）译码/ /驱动器驱动驱动器驱动 （2 2）七段显示译码器）七段显示译码器 分段式数码管利用不同发光段的组合来显示不同的数字，分段式数码管利用不同发光段的组合来显示不同的数字，为了使数码管能将数码所代表的数显示出来，必须首先将数为了使数码管能将数码所代表的数显示出来，必须首先将数码译出，然后经驱动电路控制对应的显示段的状态。码译出，然后经驱动电路控制对应的显示段的状态。 74HC4874HC48是一种共阴是一种共阴BCDBCD七段译码七段译码/ /驱动器。驱动器。 74HC4874HC48的逻辑框图如图的逻辑框图如图11-1311-13所示，其真值表见表所示，其真值表

20、见表11-811-8。图图11-13 74HC48 BCD11-13 74HC48 BCD共阴七段译码共阴七段译码/ /驱动器驱动器表表11-8 74HC48 11-8 74HC48 真值表真值表RBIRBO/BILTBI0A1A2A3ARBILT 74HC4874HC48除基本输入端和基本输出端外，还有几个辅助除基本输入端和基本输出端外，还有几个辅助输入输出端：试灯输入端输入输出端：试灯输入端 ，灭零输入端，灭零输入端 ，灭灯输入，灭灯输入/ /灭零输出端灭零输出端 。其中。其中 比较特殊，它既可以作比较特殊，它既可以作输入用，也可作输出用。辅助输入输出端具有以下功能：输入用，也可作输出用。

21、辅助输入输出端具有以下功能： 1）灭灯功能）灭灯功能 ：用矩形脉冲信号控制灭灯（消隐）输用矩形脉冲信号控制灭灯（消隐）输入端，可以使显示的数字在数码管上间歇地闪亮。入端，可以使显示的数字在数码管上间歇地闪亮。 2 2）试灯功能：）试灯功能：可以利用试灯输入功能来测试数码管的可以利用试灯输入功能来测试数码管的好坏。好坏。 3 3）灭零功能：）灭零功能：当输入是数字零的代码而又不需要显示当输入是数字零的代码而又不需要显示零的时候，可以利用灭零输入端的功能来实现。零的时候，可以利用灭零输入端的功能来实现。 LTRBIRBO/BIRBO/BI 与与 配合使用，可消去混合小数的首位零和配合使用，可消去混

22、合小数的首位零和无用的尾零。例如一个七位数显示器，要将无用的尾零。例如一个七位数显示器，要将006.0400006.0400显显示成示成6.046.04，可按图，可按图11-1411-14连接。连接。 RBORBI图图11-14 11-14 具有灭零控制的七位数码显示系统具有灭零控制的七位数码显示系统 由于由于74HC4874HC48内部已设有限流电阻，所以图内部已设有限流电阻，所以图11-1411-14中译码中译码器的输出端不用接限流电阻。器的输出端不用接限流电阻。 对于共阴接法的数码管，还可以采用对于共阴接法的数码管，还可以采用CD4511CD4511等七段锁存等七段锁存译码驱动器。译码驱

23、动器。 对于共阳接法的数码管，可以采用共阳数码管的字形译对于共阳接法的数码管，可以采用共阳数码管的字形译码器，如码器，如74HC24774HC247等，在相同的输入条件下，其输出电平与等，在相同的输入条件下，其输出电平与74HC4874HC48相反，但在共阳极数码管上显示的结果一样。相反，但在共阳极数码管上显示的结果一样。 在为半导体数码管选择译码驱动电路时，有时还需要根在为半导体数码管选择译码驱动电路时，有时还需要根据半导体数码管工作电流的要求，来选择适当的限流电阻。据半导体数码管工作电流的要求，来选择适当的限流电阻。 如图如图11-1511-15所示，为所示，为CD4511CD4511译码

24、驱动电路，其限流电阻译码驱动电路，其限流电阻的计算如下：的计算如下：图图11-15 CD4511译码驱动电路译码驱动电路kIUURDVDOa23. 0107 . 14 1 1数据选择器的功能及工作原理数据选择器的功能及工作原理 数据选择器的基本功能相当于一个数据选择器的基本功能相当于一个单刀多掷开关，如图单刀多掷开关，如图11-1611-16所示。通过所示。通过开关的转换（由选择输入信号控制），开关的转换（由选择输入信号控制），在输入信号在输入信号D D0 0、D D1 1、D D2 2、D D3 3中选择一个中选择一个信号传送到输出端。信号传送到输出端。 选择输入信号又称地址控制信号或选择输

25、入信号又称地址控制信号或地址输入信号。如果有两个地址输入信地址输入信号。如果有两个地址输入信号和四个数据输入信号，就称为四选一号和四个数据输入信号，就称为四选一数据传送器，其输出信号：数据传送器，其输出信号：301201101001)DA(A)DA(A)DAA()DAA(Y图图11-16 11-16 数据选择器原理框图数据选择器原理框图 2 2八路数据选择器八路数据选择器 74HC15174HC151是一种有互补输出的八路数据选择器，其逻辑是一种有互补输出的八路数据选择器，其逻辑框图如图框图如图11-1711-17所示，其真值表见表所示，其真值表见表11-911-9。S1A2A0AY0D0D1

26、D1D2D2D3D3D4D4D5D5D6D6D7D7D1 11 11 10 00 01 11 10 01 10 01 10 00 00 01 10 01 11 10 00 00 01 10 00 01 10 00 00 00 00 00 00 01 10 01 1输输 出出输输 入入 使使 能能图图11-17 11-17 八路数据选择八路数据选择器器74HC15174HC151逻辑符号逻辑符号表表11-9 74HC15111-9 74HC151真值表真值表 3 3数据选择器的应用数据选择器的应用 数据选择器的典型应用电路如图数据选择器的典型应用电路如图11-1811-18所示。该电路是由所示。

27、该电路是由数据选择器构成的无触点切换电路，用于切换四种频率的输入数据选择器构成的无触点切换电路，用于切换四种频率的输入信号。图中信号。图中CD4529CD4529是双四选一数据选择器，只用其中的一半。是双四选一数据选择器，只用其中的一半。图图11-18 11-18 无触点切换电路无触点切换电路 1 1一位二进制数值比较器一位二进制数值比较器 比较两个一位二进制数很容易，其真值表见表比较两个一位二进制数很容易，其真值表见表11-1011-10，输，输入变量是入变量是和和，输出变量，输出变量、= =分别表示分别表示、= =三种比较结果。三种比较结果。表表11-10 11-10 一位二进制数值比较器的真值表一位二进制数值比较器的真值表 2 2多位数值比较器多位数值比较器 对于多位数码的比较，应先比较最高位，如果数最高位对于多位数码的比较，应先比较最高位，如果数最高位大于数最高位，则不论其它各位情况如何，定有；如大于数最高位，则不论其它各位情况如何，定有；如果数最高位小于数最高位，则