高精度恒误差数字频率计设计

1、第23卷第3期2000年9月南京气象学院学报JournalofNanjingInstituteofMeteorology.23No.3VolSep.2000文章编号:100022022(2000)0320435205高精度恒误差数字频率计设计周欣(南京气象学院电子信息与应用物理系,南京210044)摘要:基于高精度恒误差测频原理,采用数字频率计设计。,。,在系统可编程:P202+.2文献标识码:A目前频率测量主要有3种实现方法1。(1)直接测频法。直接测频法是把被测频率信号经脉冲形成电路后加到闸门的一个输入端,只有在闸门开通时间t内,被计数的脉冲才被送到十进制计数器进行计数,设计数器的值为N。

2、由频率定义式可以计算得到被测信号频率f=N t。该测量在低频段的相对测量误差较大。增大t可以提高测量精度,但在低频段效果不理想。(2)组合法。组合测频法是指在低频时采用直接测量周期法测信号周期,然后换算成频率。这种方法可以在一定程度上弥补上述方法的不足,但是难以确定最佳分测点,且电路实现复杂。(3)倍频法。直接测频法在高频段有很高的精度。可以把频率测量范围分成多个频段,使用倍频技术,根据频段设置倍频系数将经整形后的低频信号进行倍频后再进行测量,高频段则进行直接测量。上述3种方法,倍频法虽然在理论上可以达到很高的精度,但在低频段,就目前常规的锁相器件而言,倍频法中的锁相电路工作性能不理想,频率小

3、于100Hz时甚至不能工作。3种方法本质上都是立足于频率基本定义,没有摆脱传统的测量方法的局限。而本文提出的恒误差测频法可以用单片机程序方便地完成宽位浮点数的数学运算,实现高精度测量。1高精度恒误差测频法原理及误差分析1.1测频原理高精度恒误差测频原理是一种测量精度与被测频率无关的硬件测频电路1。本方法立足于快速的宽位数高精度浮点数字运算。如图1所示,预置门控信号是一个宽为tpr的一个脉冲,CNT1、CNT2是两个可控计数器,标准频率信号从CNT1的时钟输入端CLK输入,其频率为当预置门控fs;经整形后的被测信号从CNT2的时钟输入端CLK输入,其频率为fxe,测得fx。信号为高电平时,经整形

4、后的被测信号沿通过D触发器的Q端同时启动计数器CNT1、收稿日期:1999211219;改回日期:2000203215作者简介:周欣,男,1972年11月生,学士,助教436南京气象学院学报23卷CNT2。CNT1、CNT2分别对整形后的被测信号(频率为fx)和标准频率信号(频率为fs)同时计数;预置门信号为低电平时,经整形后的被测信号的一个上沿将使这两个计数器同时关闭。设在一次预置门时间tpr中对被测信号计数值Nx,对标准频率信号的计数值为Ns,则(1)fx Nx=fs Ns,推得fx=(fs Ns)×Nx。(2)图1高精度恒误差测频原理框图Fig.1Theoremofhighac

5、curacyandconstanterror1.2误差分析(1)量化误差设测得频率为fx,被测频率真实值为fxc,标准频率fs,在一次测量中,预置门时间为tpr,被测信号计数值为Nx,标准频率信号计数值Ns。fx的计数的起停时间都是由该信号的上跳沿触发的,在tpr时间内对fx的计数Nx无误差;在此时间内fs的计数Ns最多相差一个脉冲。即 et 1,则(3)fx Nx=fs Ns,fxe(Ns+et)。 Nx=fs=(fs Ns)×Nx,(4)(5)(6)(7)由(3)式和(4)式分别推得ffxex(Ns+et)×Nx。=(fs xe根据相对误差公式有=fxe fxe= f-

6、fx fxe。将(5)式和(6)式代入(7)式得fxe fxe= et Ns。因为 et 1,所以 et Ns1 Ns,即(8)1 Ns。(9)又因为Ns=tpr×fs,(9)式可得出以下结论:1)相对测量误差与频率无关;2)增大tpr或提高fs,可以所以由(8)式、增大Ns,减小相对测量误差,提高测量精度。(2)标准频率晶体的稳定度产生的测量误差设晶体的稳定度为P=fs fs,则Ns的最3期周欣:高精度恒误差数字频率计设计437小数值为tpr×fs(1-P)。由于目前晶体振荡器主要分为温补晶振和恒温晶振两大类,温补晶振体积小,开机时间短,稳定度一般在10-7数量级上。恒温

7、晶振的稳定度更高,因而相对于量化误差,标准频率误差可以忽略。2数字频率计的实现(1)频率测量及控制与数据处理电路部分数字频率计电路框图如图2所示2。单片机(AT89C51)完成整个测量电路的控制和数据处理,两片ispLSI1016完成计数器功能(图3)。键盘信号由89C51进行处理。AT89C51从ispLSI1016读回计数数据进行高精度浮点运算,并向显示电路输出测量结果。(2)小信号处理电路部分本部分电路的实现采用的是高较器LM361MH范围等特点,响应时间最大仅20ns,输出电平可与TTL电平相匹配。但是由于比较器输入易受干扰,因此电路上采用净化电源并合理安排地线。在调试中发现LM361

8、的输出在零瞬间有些毛刺,在输出与地间并联一只100PF瓷片电容消除了毛刺。图2电路总框图Fig.2Digitalcymometerarchitecture图3测量与控制电路Fig.3Measureandcontrolcircuit(3)标准频率方波发生电路部分采用57.05MHz的晶体振荡器产生标准频率方波信号,供数字测量电路使用。晶体振荡器采用的恒温晶振稳定度在预热2h后为2.0×10-7(24-1h)。438南京气象学院学报23卷(4)显示电路部分显示电路采用7SEGLED显示器。因为本设计用高精度恒误差的频率测试方法,预置门时间为2.0s,在标准频率信号为57.05MHz的情况

9、下,根据上文讨论的(2.0×57.05×106(1高精度恒误差的频率测频法相对误差计算公式可以算出测量精度为:1-2.0×10-7)=0.876×10-8,即能够显示接近8位有效数字,前两位为整数部分,后6位为小数部分。所以,电路中要采用8位LED显示器。(5)数字测量部分3,4由于被测信号以及标准频率信号57.05MHz的频率较高。实现过程中要考虑到高频信号之间干扰问题。因而采用两片最高工作频率为60MHz的ispLSI1016260器件大大降低了电路复杂度,减少引线信号间的干扰,提高电路的可靠性稳定性。在DATAI O公司的SynarioEDA软件环

10、境下,EL2的设计。其中各种控制电路用原理图绘制,AB。将标准频率57.05MHzfx。两片ispLSI1016,。5(32位),从精度和速度,ASM51汇编环境而没有采用C51、PL M等高级语言环境。32位的浮点算法在8位的AT89C52上实现,流程图如图4所示。图432位浮点算法流程图Fig.4Flowchartforthirty2twobitsfloating2pointalgorithm3系统调试我们在电路设计中采用模块设计法,各电路模块进行单独设计和调试,最后将各模块组合后进行整体调试。(1)输入信号处理电路部分的调试在本部分的调试过程中主要使用FG1167FUNCTIONGENE

11、RATOR、E3122B型电子计数式频率计、DF1631型函数发生器、SS25702型双踪示波器。利用信号发生器DF1631产生被测信号,用示波器观察经过信号处理电路后的输出波形的质量,同时将此输出波形送入频率计E3122B进行测频。3期周欣:高精度恒误差数字频率计设计439(2)数字测量部分的调试4本部分的调试采用ABEL描述语言编写测试向量,在SynarioWaveformViewer中观察仿真波形输出,以验证本部分的电路逻辑功能。本部分电路的硬件实验性调试是由东南大学研制的SE21“现代电子系统实验板”来完成。实测得到该系统在频率范围为0.019.5MHz内8位显示无误差。4结语本项设计

12、所基于的恒定误差测频原理是正确的,基于此项理论设计的电路是成功的。设计过程中利用硬件描述语言,将基于恒定误差测频原理的数字化测量电路编程在两片isp器件中,构成了性能优越和可靠的ASIC芯片。、高精度测量奠定了良好的基础。若条件允许,M2来设计本电路,6参考文献1 computationallyefficientfrequencyestimationR.ProceedingofIEEEInternationalConference295inAcousticSpeechandSignalProcessing,1988.2922蒋荷生.单片机控制的微型频率计M.见:何立民编.单片机应用文集(2).

13、北京:北京航空航天大学出版社,1993.4664773陈光梦.可编程逻辑器件设计M.上海:复旦大学出版社,1998.14314黄正谨.在系统可编程技术及其应用M.南京:东南大学出版社,1997.711025万福军.单片微机原理系统设计开发与应用M.合肥:中国科技大学出版社,1995.1671766祁才军,樊伟敏,章安元.PLD器件和ISPsynariosystem开发系统M.电子测量技术,1998,(3):1721DigitalcymometerdesignbyusingthetheoremofhighaccuracyandconstanterrorZHOUXin(DepartmentofElectronicInformationandAppliedPhysics,NIM,Nanjing210044)Abstract:ThisdesignisbasedonthetheoremoffrequencyandperiodtestingwithhighaccuracyandconstanterrorbyusingLatticesin2systemprogrammablitydeviceispLSIinourhardwaredesign.reasonable.Everyitemoftesti