第四章组合逻辑模块及其应用.

1、14第四章组合逻辑模块及其应用4.1基本要求1. 熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集 成电路的应用。2. 熟练掌握半加器、全加器的逻辑功能，设计方法。3. 正确理解以下基本概念：编码、译码、组合逻辑电路、时序逻辑电路。4.2习题4.1试用与非门设计一个译码器。译码器的输入是5进制计数器的输出Q3、Q2、Qi,译码器的输出为 W。W3,其真值表如表题4.1所示。表题4.1输入输 出Q3Q2Q1WoW1W2W3W400010000001010000100010001100010100000014.2 试用与非门设计一个译码器，译出对应ABCD=OO11、0111

2、、1111状态的三个信号，其余13个状态为无效状态。4.3 图题4.3是一个三态门接成的总线电路，试用与非门设计一个最简的译码器，要求译码器输出端 L1、L2、L3轮流输出高电平以控制三态门，把三组数据D1、D2、D3反相后依次送到总线上。4.4 为了使74138译码器的第10脚输出为低电平，请标出各输入端应置的逻辑电平。4.5 由译码器74138和门电路组成的电路如图题4.5所示，试写出L1、L2的最简表达式。4.6 试用译码器74138和适当的门电路实现逻辑函数：L_=丽C +AbC + ABC +ABC4.7 试用译码器74138和适当的门电路实现下面多输出逻辑函数：(1) L1 = A

3、B(2) L2 = ABC AB(3) L3 = B C4.8 试用译码器7442和适当的门电路实现下面多输出逻辑函数:(1) Li=刀m (0, 2, 4, 6, 7)(2) L2=刀m (1, 3, 4, 5, 9)1译码器D3 1L3ENn*总线图题4.3&L -&0 o o tA 0LiL2n y3 丫 2 丫1 X)74138G1 G2A G2BA2 A1 a010 0 ABC图题4.54.9 应用译码器74138设计一个能对32个地址进行译码的译码系统。4.10 应用74138和其他逻辑门设计一地址译码器，要求地址范围是十六进制00 3F。4.11 使用七段集成显示

4、译码器7448和发光二极管显示器组成一个7位数字的译码显示电路，要求将 0099.120显示成99.12，各片的控制端应如何处理？画出外部接线图。(不考虑小数点的显示)4.12 试用4选1数据选择器分别实现下列逻辑函数：(1) L1 二 F(A, B)二刀m (0, 1, 3)(2) L2 =F(A, B,C)=刀 m ( 0, 1 , 5, 7)(3) L3 = AB ' BC(4) L ABC A(B C)4.13 试用8选1数据选择器74151分别实现下列逻辑函数：(1) J =F(A，B，C)二刀m (0, 1, 4, 5, 7)(2) L2 =F(A,B, C, D)二刀m

5、(0, 3, 5, 8, 13, 15)4.14 试用8选1数据选择器74151和门电路设计一个四位二进制码奇偶校验器。要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。4.15 试用2片8选1数据选择器74151扩展成16选1数据选择器，在4位地址输入选通下，产生一序列信号01001011100110114.16 由译码器74138和8选1数据选择器74151组成如图题4.16所示的逻辑电路。 X2X1X0及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。X2 X1 X0Z2 Z 1 Z0图题4.164.17 试设计一个8位相同数值比较器，当两数相等时，输出L = 1，否则L

6、 = 0。4.18 试画出用三片四位数值比较器7485组成10位数值比较器的接线图。4.19 试分别用下列方法设计全加器：（1）用与非门；（2）用两个半加器和一个或门；（3）用译码器74138和与非门；（4 ）用8选1数据选择器74151。4.20 用4位加法器74283实现下列BCD码转换：（1 ）将8421BCD码转换成余3码。（2 ）将8421BCD码转换成 5421BCD码。4.3解答示例4.3 解：由题目要求，可以采用二进制译码器。该译码器输出三个控制信号，要设置三个输出端，两个输入端。输入与输出的逻辑关系如表解4.3所示。根据真值表写出逻辑表达式，并整理为与非式：L1 = A| A

7、o 二 A Ao ， L2 二 AAo =A1Ao ， L3 =AAo =A1Ao由表达式画出译码器的逻辑电路如图解4.3所示。表解4.3A1A0L1L2L3001000101010001i3整理逻辑函数:10图解4.60 ABCL'L 二 ABC ABC ABC ABCABC ABC ABC ABC丫0 = A? A A。= m°=m0m2m6 m7译码器74138的G1G2AG2B取100时，各输出函数为: 丫1二人2宀&二g , 丫7 hAzAAo工耐，若将ABC送入译码器的A2A1A0,则有:L =丫0丫2丫6丫7根据以上分析画出逻辑电路如图解4.6所示。4.

8、14 解：设四位二进制码 ABCD为输入逻辑变量，校验结果L为输出逻辑变量。所对应的奇偶校验器的逻辑关系见表解4.14。表解4.14ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110若由8选1数据选择器74151和门电路实现此逻辑关系，可以将输入变量A、B、C送入74151的A2、A0端，当ABC从000111取8组值时，L与D的关系参见表解 4.14，又知当ABC从000111取8组值时，数据选择器将依次选通D° D7，据此可将输入变量D送入D。、D3、D5、D6

9、，D送入D?、D4、D7。电路如图解4.14所示，它 可以完成四位二进制码的奇偶校验功能。L丫Y74151G A2A1A0 D7D6 D5D4D3 D2D1D0IJ JABC1J图解4.144.15 解：首先将2片8选1数据选择器74151扩展成16选1数据选择器，此选择器有 16条 数据输入通道Do D15。当地址选择信号 A3A2A1A0从00001111取16组值时，数据选择 器将依次选通 DoD15,若将0100101110011011依次送入DoD15，则可以在地址选择信 号控制下，从选择器的输出端得到这一序列信号。电路如图解4.15所示。D15D14D13D12D11D10D 9D

10、8A 3 A 2 A 1 A 0 D7D6 D5D4D3 D2D1 D 01 1 0 1 1 0 0 1 1 1 0 1 0 0 1 0图解4.154.16 解：在图题4.16所示的逻辑电路中，74138是3- 8线二进制译码器，74151是8选1数 据选择器。当X2X1X0由000111取8组值时，74138的输出丫。丫7分别输出低电平， 同时其它各端为高电平，又知当Z2Z1Z0从000111取8组值时，数据选择器将依次选通D0 D7。由此可见，当X2X1X0与Z2Z1Z0相等时，丫=0,当两者不等时，Y=1。这是一个相 同数值比较器。4.20 解：(1)将8421BCD码转换成余3码的电路

11、如图解 4.20 (a)所示。(2 )将8421BCD码转换成 5421BCD码。设 X3X2X1X0 和 Y3Y2Y1Y0分别为 8421BCD 码、5421BCD 码，将 8421BCD 码与 5421BCD 码作一对比可知，当 8421码W 4时，两者相同；当 8421码 4时，5421码=8421码+3。 根据以上分析设置一控制信号 C。为得到最简表达式，进行卡诺图化简，如图解4.20( b) 所示。化简结果为：C=X2X 什X2X0+X3要求控制信号 C=0时，8421码+0,控制信号 C=1时，8421码+3，由4位加法器74283 和逻辑门实现的转换电路见图解4.20 ( c)。

12、丫3 丫2 丫1 丫0S3 S2 S1S0C374283C-1A3 A2 A1 A0 B3B2 B1 B0Illi TT7X 3 X2 Xi x°0 0 18421BC码(a)XiCX）05421BC码丫3 丫2 丫1 丫0(c)x3x2x1 X8421BC码(b)图解4.20*讨论：典型的组合逻辑电路如：译码器、编码器、数据选择器、数据比较器、加法 器等，均已形成中规模集成器件，它们的应用是广泛的、灵活的。其中，借助数据选择 器、译码器实现任意组合逻辑函数的应用，方法简单，并且所实现的电路集成度高，可 靠性高，成本低。是一种尤其受欢迎的用法。4.4答案4 1 W0 =Q3Q2Q1=

13、Q3Q2Q1 W2 =QQ2Q1 W3 =Q3Q2Q-i W4 =Q3Q2Q"i根据以上表达式，可由与非门实现要求的译码器（图略）。4.2 设ABCD为译码器的输入信号，丫。、丫1、丫2为译码器的输出信号，有： 丫）=ABCD，丫 =ABCD，丫2 =ABCD，根据以上表达式，可由与非门实现要求的译码 器（图略）。4.4 为了使74138译码器的第10脚输出为低电平，各输入端应置的逻辑电平如图 解4.4所示。Vcc Y0 Yi Y2 Y3 Y4 Y5 丫6玄荷IT 7T P 可页74138nA01巴凹A2 G2A G2B G1 丫7 GND1 0 0 14.5匚二AB ACABCL2

14、 = A B ' ABCL1 =丫5丫4L2=丫0丫1丫6L3 =丫7丫6丫4丫3丫2丫0，依据以上表达式, 和门电路来实现多输出逻辑函数（图略）4.7可由译码器741384.8 L1 =丫7丫6丫4丫2丫0，L2 =丫9丫5丫4丫3丫1 路来实现多输出逻辑函数（图略）。4.9 译码系统如图解4.9所示。依据以上表达式，可由译码器7442和门电1图解4.101000 A4 A30 A5 A4 A3AAAA)图解4.94.10 地址译码器参见图解 4.10。4.11 外部接线图如图解 4.11所示。A3A2AA)A3A2AA0fAAA3A2AA0 A3A2AA)A3A2A A）图解4.1

15、14.12 用4选1数据选择器实现逻辑函数的电路如图解4.12所示。图解4.4Li IY4选1数据选择器Ai Ao D 3 D2 Di Do I I 1011A BL2IY4选1数据选择器A1 Ao D3 D2 D1 Do qm i I 0 1AB CL3IY4选1数据选择器A1 A0 D3 D2 D1 Doin11111 o C oA BY4选1数据选择器A1 AoD3 D 2 D1 Do图解4.124.13 用8选1数据选择器实现逻辑函数的电路如图解4.13所示。丄G丫Y74151A2 A1 Ao D7 D6 D5 D4 D3 D2 DDo丄*1I41L1ABC丫Y74151G A2 A1

16、 Ao D 7D6 D5 D4 D3 D2 D Qou丄ABCJ1L2oD图解4.134.17 8位相同数值比较器如图解4.17所示。"a = B< B"a > B I A > 1 o"=BFA< B> BIa >7485 (2)1 A <B o7485 (1)Ia <B3 A3 B2 A2 B1 ABo Ao 八B 1B3 A? B2 A2 B1A Bo A。八111111B7 A7 B6 A6 岂 A5 B4 A4B3 A3 B2 A2 B1ABo A。图解4.174.18 1o位数值比较器的接线图如图解4.18所示。Fa= bFa < bFa > bB3 A3 B