基于FPGA的LED显示控制系统的设计和实现(精)

1、邮局订阅号：82-946360元/年技术创新PLD CPLD FPGA 应用PLC技术应用200例您的论文得到两院院士关注基于FPGA的LED显示控制系统的设计和实现Desig n and ImpI eme ntati on of LED Dis play Con trol System Based on FPGA（南京工业大学帅仁俊张齐SHUI Ren-jun ZHANG Qi摘要:本文描述了一个基于可编程逻辑器件的全彩LED显示系统的设计的过程，这个系统能够基于硬件产生LED更多颜色灰度。详细分析了其工作原理，并依据其 原理,设计出了基于FPGA的控制电路。关键词：LED显示屏;可编程逻辑

2、器件；控制 系统中图分类号：TN27;TN312+.8文献标识码:AAbstract:This article discussed the desig ning p rocess of LED dis play control system.The system for gen erat ing more shades of full-colors from the LEDs based on hard-ware is describedn this pap er,the work ing principle is an alyzed in detail and accord ing as t

3、he princip le to the con trolli ng circuit based on FP GA.Key words:LED dis play scree n;FP GA;c on trol system文章编号:1008-0570(200909-2-0133-031引言LED的发展已过了几十年了，它现在的技术也相当成熟了。它有很宽的可视角 ， 并且能够显示图像、数字、视频，还能够通过红绿篮三种LED组合成任一颜色系统， 但是不推荐在小显示屏上显示视频。典型应用是在商场、高速公路、大型体育场和 白天日照下的舞台。我们都知道，由PN结构成的LED需要用直流电源驱动发出其颜色，改

4、变通过PN结上的电流达到显示颜色亮度的变化。每个显示板上的LED都是被恒流源产生的可控电流单独直接控制，虽然一个LED颜色灰度容易产生，但是大量LED组成的LED显示屏就需要一个非常复杂的控制系统来控制。本文的目的是实现这个基于FPGA的具有高刷新率的全彩LED显示控制系 统。本文介绍了 LED显示系统中三基色发光管同时产生灰度的工作原理，也描述了基于FPGA的LED显示系统模型在细节上的实现。2LED显示面板的工作原理根据驱动LED的工作原理LED显示屏有静态、虚拟、扫描之分,那么对应的LED显示控制系统也不同。本文介绍的是适合扫描屏的LED控制系统。目前，许多LED显示面阵板是利用8*8的

5、LED矩阵块拼接起来,这有益于PCB 的设计和节省空间，在本文的研究中就是使用这样的 LED面阵板。如图1所示,由8块8*8的矩阵块组成，三色LED点阵利用每行的阴极作为公共端，行的选通是通过3-8译码器驱动NPN三极管来控制的,并且任一时刻只有一行被Ri选通;每列有3路输入信号Rc、Gc、Bc分别单独控制每列的红、绿、蓝 LED，每种颜色有8个8位移位寄存器（74HC595提供恒流去控制列。为了便于读图,在图中没画出LED和驱 动芯片间的限流电阻。图1LED显示面板驱动模块图很明显，能得到的颜色值仅仅是红、绿、蓝三种颜色组成的，颜色灰度实际上是依靠改变颜色亮度值产生的，颜色亮度的控制是通过驱

6、动LED像素点在一周期内总的导通时间来决定的。为了产生颜色灰度需要对LED像素值进行重新分配，这需要在控制系统里实现对同一位面的数据进行组合，然后发送到LED面阵板。3基于可编程逻辑器件的LED显示控制器图2LED显示控制系统结构图LED显示屏为了获得更高的亮度等级，显示控制器必须能够在一个可接受的周期内刷新整个LED屏，如果这个不能达到，闪变效应就会影响观众。微处理器和微控 制器在普通的控制方面是很强的芯片，但是它不太适合控制带合适亮度等级和高刷 新率的LED显示屏。所以使用基于可编程逻辑器件的控制器来帅仁俊:研究所所长副教授133-术创新微计算机信息（嵌入式与SOC 2009年第25卷第9

7、-2期360元/年邮局订阅号：82-946现场总线技术应用200例PLD CPLD FPGA 应用实现是一个很好的选择。如图2所示的结构丄ED显示控制由器由LEDINTER -FACE、BUFFERUPDATA 和 VIDEORAM 模块组成。LEDIN -TERFACE 和BUFFERUPDATA两个模块共用一个SRAM存储器，它类似于一双通道存储器。以下几个部分详细说明这几个模块。3.1LEDINTERFACE 模块图3LEDINTERFACE模块的状态图LEDINTERFACE模块是负责控制图1所示的LED点阵的颜色显示，如图3所 示为LEDINTERFACE模块的状态机的状态图。它能够

8、很方便的表现状态转换和数 据流动，最重要的是一个状态图能够简单的修改成 VHDL程序。从这图中看出丄EDINTERFACE模块的初始化状态是INIT_SIGNALS,它初始化所有涉及到LED显示屏上的信号，然后准备转换到SET_PIXEL_ADDRESS状态, 这个状态计算输出数据缓冲器中的地址 （VIDEORAM的地址,在READ_PIXEL状态 读出数据。注意,READ_PIXEL不仅是取数据而且决定当前的 LED状态是否需要去 置位或清除有关像素数据的亮度值和当前位面。 READ PIXEL状态利用一个PIXCOLOR表，如表1所示,这个表存储的是像素颜色值和亮度的关联数据。用作重新得到

9、LED状态的参量是像素数据 DataR、DataG、DataB、Plane在不增加显示缓冲区的情况下，把一个像素的颜色值直接转换成 LED的亮度等级，不仅是一个简单的方法，而且相比较以前的方法能减少硬件复杂度和存储器的使用。表1像素颜色值对应显示状态表F面举一像素颜色转换的例子，说明这个方法的工作过程。例如首先位面值是 0'个点的像素值是是（4,0,2,分别是RED,GREEN,BLUE,在READ_PIXEL期间，这 些像素值同时从 VIDEORAM 中取出存到DataInRQataInGQataInB,再通过查表1 可以得到，位面值为0'的LED状态（RI,GI,BI即第P

10、IXCOL -ORE第一位（1,0,1;位面值是时即第二位（1,0,1;位面值 3'即第三位（1,0,0。很显然,32个位面值都取完后， 这个像素点的RGB发光管在这个周期的导通时间分别是4/32,0/32,2/32，实际上由于LED面板是1/8扫描的,RGB发光管的导通时间分别是 4/256,0/256,2/256这个过程产生了 LED的不同灰度。一旦R、G、B状态定下来，状态机的下两个状态 AC -TIVE_CLK 和 INACTIVE_CLK 把 RDi、GDi、BDi 里的数据移位至U LED 面板上，这些操作被重复直到当前所有 LED数据分配完，重复次数由一个计数器控制，计数

11、器的最大值是LED面板每行的LED数。当一行所有的LED数据分配完成后，状态机进入OUT_ROW_BUS状态，激活LED显示面板的当前行，并更新cROW指向下一行QELAY状态是为了能够在退出更新状态以前，在扫描延时的控制下使能行一段周期。多路扫描速率由SCAN_DELAY控制,在更新行期间（cROW=cROW+1,如果cROW小于8,则继续回 到SET_PIXEL_ADDRESS状态开始扫描下一行。另外”如果8行全部扫描完成，它 将进到AD -VANCE_PLANE状态。从这个状态图可以看出，颜色位面是32个总共能够显示的颜色是 32*32*32=32768色。3.2BUFFERU PDAT

12、A 模块BUFFERUPDATA模块是作视频源信号和 VIDEOSRAM 的接口部分。BUFFERUPDATA设计了只接收24位RGB数据格式的信号，这种格式的信号可以很容易的从标准的视频源信号转换过来，且这种转换模块需要带数据缓冲区。除了 24位颜色数据总线,BUFFERUPDATA模块还增加了 2个信号:RDB_FULL和RGB_RD。RGB_FULL是指示RGB视频源缓冲区中至少有一个 像素值可以读取,BUFFERUPDATA模块去使能RGB_RD信号撚后通过24位数据 总线去读取视频源缓冲区中的值。如图 4所示，用有限状态机来描述这个模块。图4BUFFERUPDATA模块状态图从图4可

13、以看出，这个BUFFERUPDATA模块的初始状态是IDLE,所有有关信 号都在这个状态被初始化，并且检测RGB_FULL信号状态;从IDLE状态到ACF_RD 是通过RGB-FULL信号来激励的；在ACT RD和INACT RD状态为了得到RGB 数据强制BUFFERUPDATA模块产生RGB -RD信号。RGB-RD有效的时间是DELAY的值来控制的QELAY的值是在ACD-RD状态重复的时钟周期数。接收完数据后,BUFFERUPDATA模块没有立即把数据存到VIDEORAM中，而 是检查MemBusy信号的状态，为了保证VIDEORAM模块可操作，即没有被LEDINTERFACE模块占用

14、;当 MemBusy信号无效时，BUFFERUPDATA模块就把得到的RGB数据存到相应的VIDEORAM地址中，每个像素值的读取/存储过程的最终 状态是回到IDLE状态。3.3VIDEORAM模块的结构前面提到,VIEDORAM模块是LEDINTERFACE模块和BUFFERUPDATA模块和共用模块。实际上一个双端口 RAM是很容易得到的，这个模块可能使用一个静态 RAM来实现。在FPGA里只需综合相对简单的SRAM的接口模块和另外两个模块，这个接 口模块即VIDEORAM模块，事实上这不是一个真正的双端口模块。如图 5所示为VIDEORAM内部结构图。很容易看出，这个模块由以下几个部分组

15、成：一个2选1 的8位地址选134-邮局订阅号：82-946360元/年技术创新PLD CPLD FPGA 应用PLC技术应用200例您的论文得到两院院士关注择器、一个24位双向三态数据总线，一个2选1的Wr信号选择器。图5VIDEORAM 内部结构图4F PGA的功能实现FPGA内部寄存器资源比较丰富，适合做同步时序电路较多的设计。FPGA是选用Xilinx公司的有5万门的XC2S50,它有1728个逻辑单元(LC,384个可配置逻辑快(CLB,32Kbit的块RAM,176个可用的I/O 口。以上的几个功能模块都是在 Xilinx的ISE平台上实现的，三个模块共消耗62%的资源。5结束语本

16、文作者的创新点：提出了一种基于FPGA的LED扫描屏控制系统的实现方案, 通过硬件和软件的辅助设计，完全实现了对LED显示屏的扫描控制。基于 FPGA的硬件设计大大降低了电路系统的复杂性，提高了整个系统的开发效率。参考文献1关积珍，等.2005年我国LED显示屏产业发展综述J.激光与红外,2006,36(12:1089-1092 赵才荣，丁铁夫，郑喜凤等.大屏幕LE显示控制系统的设计J.液晶与显示,2005,20(6:564-569.3沈树群，潘晓军丄ED大屏幕图像扫描控制的实现J.北京邮电大学学报,1999,22(1:88-914张建军，陈钟荣.基于可编程逻辑器件的L ED显示屏控制系统设计

17、J .液晶与显示,2006,21(4:398-402.5庄车,白瑞林,刘巍.CPLD在LED网络控制器中的应用J.微计算机信 息,2008,11-2:213-215.王鹏，许志祥.256灰度级L ED大屏幕视频控制器J .显示技术,2000,（8:46-49.7Xili nx In c.,Xili nx's XC2S50FPGA DatasheelOnlineiDOomWWW.XILINX.COM.作者简介:帅仁俊（1962-,男（汉族，江苏南京人，南京工业大学数字城市与智能建 筑研究所所长，副教授,主要从事楼宇智能化的研究；张齐（1983-,男（汉族，安徽枞阳人， 南京工业大学在读硕

18、士研究生，研究方向为嵌入式LED显示技术。Biogra phy:SHUAI Ren-jun (1962-,Male(han eth nicja ngsu,Nanji ng Un iversity ofTech no logy ,ln stitute of Digital City and In tellige ntArchitecture,S uperin te nden t,Associate Pro fessor,I n -tellectualized Architecture research.（210009南京南京工业大学信息科学与工程学院帅仁俊张齐（College ofIn form

19、atio n Scie nee and Engin eeri ng,Nanji ng Uni -versity of Tech no logy,Na njing 210009,Chi naSHUAI Ren-jun ZHANG Qi通讯地址:（210009江苏省南京市新模范马路5号南京工业大学213号信箱张齐(收稿日期:2008.11.27修稿日期:2009.02.27（上接第130页在目前的设计中，一个FPGA为一个DSP提供转接桥逻辑,过于浪费FPGA的资 源。在紧接下来的设计中，我们将4片DSP组成一簇接入FPGA,从而提高单板的处 理能力，同时提高了 FPGA的利用率。本文创新观点：1

20、利用FPGA为DSP实现RapidIO接口;2.设计并实现转接逻辑， 将DSP总线转接到Avalon总线。参考文献1林玲蒋俊，倪明，柴小.RapidIO在多处理器互联中的应用J.工程应用技术与实现,2006(2:244-2462葛远飞，钟胜,颜露新，张天序.ADSP-TS101外部总线接口技术J.微计算机信息,2005,9-2:106-1083 A nalog Devices.ADS P-TS101TigerSHARCR Embedded Pro -cessor,Rev.B 2004.124 Altera.Stratix II GX Device Han dbook,Rev1.42007.2作

21、者简介：朱含(1984，男，湖北荆门人，中国科学院声学研究所，硕士生主研方向: 信号处理和嵌入式系统设计；岑凡,博士生;邢韬,在职;何国建，研究员。Biogra phy:ZHU Han (1984-,Male,Hubei Jin gme n,ln stitute of Acoustics,Chi neseAcademy of Scien ces,master stude nt,Ma -jored in Signal P rocess ing and EmbeddedSystem Desig n.(100190北京中国科学院声学研究所朱含岑凡邢韬何国建(I nstitute of Acoustic of Chi nese Academy of Scie nce,Beiji ng 100080Chi naZHUHan CEN Fan XING Tao HE Guo-jian通讯地址:(100190北京中国科学院声学研究所DSP大楼301朱含(收稿日期:2008.11.