基于单片机单通道八位高速(10MHz)数据采集系统设计

1、 H a r b i n I n s t i t u t e o f T e c h n o l o g y课程设计说明书(论文课程名称:课程设计I设计题目:基于单片机单通道八位高速(10MHz数据采集系统设计院系:班级:设计者:学号:指导教师:设计时间:哈尔滨工业大学摘要:利用单片机及一种高速异步FIFO 芯片SN74ACT7808和高速A/D芯片的设计了一个高速不连续采样的数据采集系统,给出了该采集系统的接口电路,并阐述它的实现原理和具体实现流程。关键词:高速异步FIFO;高速A/D芯片;高速不连续采样;数据采集一. 设计背景及相关知识:数据采集是指从传感器和其它待测设备等模拟和数字被测单

2、元中自动采集非电量或者点亮信号,送到上位机中进行分析,处理。数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。在数字信号处理领域,数据采集一直是一项关键技术。随着数字化技术的不断发展,数据采集技术也呈现出速度更快、通道更多、数据量更大的发展趋势。而为了满足高速采集系统的要求,CPLD,DSP 等高速器件被运用于数据采集。然而,在许多情况下,数据既不需要进行实时处理,也不需要进行连续采样,只需要分时地进行高速采样,此时可采用FIFO芯片和高速A/D转换器相结合,来实现数据的采集与存储自动的保持同步。这样就降低了数据处理部分所需单片机的性能要求,降

3、低了其成本。二.系统的总体设计:该系统采用89C51单片机作为控制系统的核心,应用高速A/D转换芯片TLC5540实现模数转换,并利用FIFO芯片SN74ACT7808实现来实现数据的采集与存储自动的保持同步,单片机与上位机进行通讯,将采样数据存储在上位机中以便数据的查询和分析,从而实现高速地单通道8位数据的数据采集这些系统性能指标。 三.硬件系统设计:硬件电路包括了单片机模块、模数转换模块及数据通信模块。硬件电路原理图: 1.器件的性能介绍和选择原因:(1高速A/D转换芯片TLC5540:A/D转换器主要是完成对模拟信号的采样、量化、编码,从而实现将模拟信号转变为数字信号。选择TLC5540

4、模数转换芯片来实现信号的模数转换一是因为其为8位A/D转换器,它的最高转换速率可以达到40MHz,可达到本次课设对数据采集速度的要求,也满足了8位数据的要求。同时其内部含有采样保持器,不需要额外添加,较为方便,利于后续整体系统的编程实现。并且TLC5540是一款高速、低功耗。TLC5540的使用方法非常简单,它的数据采集时序是当CLK为高电平时转换数据,当CLK为低电平时输出有效数据,一个时钟周期转换一次。当要从A/D中读取数据时,只要OE保持低电平即可,当OE为高电平时D1-D8为高阻态。芯片引脚图如下: (2FIFO芯片:这里采用的SN74ACT7808是2048字节x9位可以实现先进先出

5、异步读写操作的双端口存储器。它允许多片级联,可以在字节宽度和容量深度两方面进行扩展。SN74ACT7808采用9位数据宽度,第9位可以根据用户需要做控制位或奇偶校验位用,这满足了8位数据采集的指标。TI公司生产的SN74ACT7808的存取速度可以达到15ns。FIFO是一种新型的基于队列存储方式的存储器,读写操作会自动访问存储器中连续的存储单元。从FIFO中读出的数据顺序与写入的顺序相同,地址的顺序在内部已经预先定义好了。对FIFO的读写操作只由读写信号控制,不需要另外的地址信息。这使得FIFO的控制电路变得十分简单:读数据时只要C- 保持为高电平同时使UNCK产生一个上升沿;写数据只要LD

6、CK产生一个上升沿即可。芯片引脚图如下: (389C51单片机:89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压、高性能CMOS8位单片机,单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL 的89C51是一种高效微控制器,89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。(4显示模块采用LCD并联显示,选择的是YXY8002。LCD是液晶显示器,其工作电流小,重量请、功耗低、寿命长,字迹清晰美观,性能优于LCD

7、。芯片引脚图如下: 2.数据采集系统的接口电路设计原理与流程:(1原理概述:由于是高速数据采集,单片机相对A/D来说速度远远不够,所以需要设计一个巧妙的电路让数据采集与存储自动完成。在采样期间,单片机可以做自己的数据处理和其它工作。采样结束后,再由单片机对采集来的数据进行处理。完成后,又继续采样。数据采样与处理是交替进行的,即所谓的不连续采样。当然,这是针对高速数据采样时采用的方法。在慢速采样时,完全可以实现边采样、边读数、边处理的真正同步方式。(2设计的数据采集系统具体的数据采集流程:流程图:哈尔滨工业大学课程设计说明书（论文） 单片机的P1.0脚通过与门与外部CLK时钟相连，这样单片机就可

8、以控制A/D的采样。当P1.0为高电 平时进行采样，当P1.0脚为低电平时A/D的CLK无脉冲，不进行采样。由A/D的数据采集时序与FIFO的 数据存储时序可知，将A/D的CLK和OE连接在一起，再通过一个反向器与FIFO的连在一起，这样，数据 的采集与数据保存到FIFO中就保持了严格的同步，不需要单片机来控制。当FIFO保存的数据几乎满后 给单片机一个中断信号， 单片机接到中断信号后置P1.0为低电平停止采样， 然后把数据从FIFO中读出。 因为单片机的WR经反向器后接到FIFO的UNCK， P2.7接到FIFO的OE， 这样从FIFO中读数据就像读外部RAM 一样，它的有效地址只需引脚为高

9、电平即可（如0FFFH）。数据处理完毕后再接着采样，如此反复， 完成周期性采样。 四.总结与体会 本次设计从理论上分析相关指标达到了预期的要求，运用单片机和相关芯片实现了单通道 8 位 高速数据采集，并且利用高速 FIFO 芯片与降高速 A/D 芯片相结合实现了高速不连续数据采集，从而 降低了对单片机的性能需求，降低了系统的成本。但是由于计划使用的软件 Proteus 缺少相关芯片， 所以无法画出标准的 PCB 图和原理图，只能画出简单的硬件电路连接的基本原理图，没有进行仿真实 哈尔滨工业大学课程设计说明书（论文） 验更没有进行真实的硬件实验，可能存在数据精度和功耗方面的问题；同时在系统在运用过程中可能 会面临的恶劣的自然环境，所以还需要针