《数字电路》总复习题

1、09级4班数字电路总复习题（没有DAC、ADC部分！）一、填空题1在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为 。因此在电路结构上，一般由 组合而成。2（35）10=（ ）2， （10101）2=（ ）103 电路能产生周期的脉冲波形； 电路可将正弦波变成矩形波。4三态门具有 、 、 三种状态，因此常用于 结构中。5右图所示的波形是一个 进制 （加、减）法计数器的波形。若由触发器组成该计数器，触发器的个数应为 ，它有 个无效状态，分别为 和 。6组合逻辑电路的设计步骤为： ； ；简化和变换逻辑表达式，从而画出逻辑图。7欲将一个频率为1

2、0kHZ的矩形波变换成频率为1kHZ的矩形波，应选用 电路。8逻辑表达式+CD+BD的最小项之和的形式是： 。9分析组合逻辑电路的步骤为： ； ； ； 根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。10为实现图逻辑表达式的功能，请将多余输入端C进行处理（只需一种处理方法）其中图Y1、Y2为TTL 电路，图Y3、Y4为CMOS电路。 Y1的C端应 ，Y2的C端应 ， Y3的C端应 ，Y4的C端应 。11在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻 辑电路称为 ，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为 。 12双

3、极性三极管饱和工作状态的条件是 。13正与门与 门等效。14“逻辑相邻”是指两个最小项_因子不同，而其余因子_。15数字比较器是用于对两数 ，以判断其 的逻辑电路。16数（11011011）2转化为八进制数是 ，十六进制数是 。17在同步计数器中，各触发器的CP输入端应接 时钟脉冲。18有一两端输入的TTL与非门带同类负载门的个数为N，已知门电路的|IIS|=1.5mA，|IIH|=10A，|IOL|=15mA |IOH|=400A 试问电路带负载门个数N= 。19四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使 ，当，S1=1，S0=0时，电路实现 功能。 2

4、0图中所示电路中，当电路其他参数不变：仅Rb减小时，三极管的饱和程度 ；仅RC减小时，三极管的饱和程度 ，它的饱和压降UCES 。21TTL反相器电气特性如图所示，该门电路输入短路电流IIS=（ ），高电平输入电流IIH=（ ）若带同类门，其带负载能力N( )。 22由555定时器构成的施密特触发器，已知电源电压UCC=9V其正向阈值电压U+= ；负向阈值电压U-= ，回差电压UT= 。23某计数器的状态转换图如图所示，试问该计数器是一个 进制 法计数器，它有 个有效状态， 个无效状态，该电路 自启动。若用JK触发器组成，至少要 个。24单稳态触发器的特点是电路有一个 和一个 。25TTL或非

5、门多余输入端的处理是 。7电路中的二极管均为理想二极管，判断各二极管的状态和输出电压Vo的大小。D1 ； D2 ；D3 ； VO 。26555定时器构成的单稳态触发器，该电路是触发脉冲的 触发，有两种状态： 和 ；电路要求输入信号负脉冲的宽度必须 输出脉冲宽度。27三个JK触发器组成的计数器，最多有效状态是 个，它是 进制计数器；若要构成五进制计数器，最少需 个触发器，它的无效状态有 个。28在下图所示的组合电路框图中 ，若A1 ， A2 A m 为输入逻辑变量 ，Y1 ，Y2Yn为输出逻辑函数，其输入和输出间的函数关系可表示为Y1 = f1 由此可见，组合电路的输出只决定于 而与 无关。29

6、十六进制数（64）H转换为十进制数则为 。30将二进制数（1101010）2转换成十进制数是 ，八进制数是 ，十六进制数是 。31右图为555定时器构成的 输入与输出的波形，该电路tw 电路正常工作时，要求TW tw。32已知如图（a）所示各电路输出电压波形如图（b）所示，填写电路名称。电路1为 ，电路 2为 ，电路 3 。33施密特触发器和单稳态触发器是一种脉冲 电路，多谐振荡器是一种脉冲 电路。34若在时钟脉冲高电平期间RS端信号不发生变化，则同步RS触发器的状态变化是在时钟脉冲 发生的，主从RS触发器的状态转变是在时钟脉冲 发生的 。35TTL与非门电路中，为了提高工作速度采到了以下措施

7、：（1） ，（2） ，（3） 。二、选择题1用555定时器组成的三种应用电路如下图所示，其中图（a）对应电路名称是 ，图（b）对应电路名称是 ，图（c）对应电路名称是 。 施密特触发器 ；单稳态触发器 ；多谐振荡器。2以下单元电路中，具有“记忆”功能的单元电路是：（ ）A、运算放大器； B、触发器； C、TTL门电路； D、译码器；3以下各电路中属于组合逻辑电路有 。 A、编码器 B、译码器 C、寄存器 D、计数器 4在数字电路中，晶体管的工作状态为：（ ）A、饱和； B、放大； C、饱和或放大； D、饱和或截止；5图(a)由555定时器组成的何种电路 ，已知图(a)输入，输出脉冲波形如图（b

8、）所示，则输出脉冲的宽度Tw= (A) 单稳态触发器 (B) 施密特触发器 (C) 多谐振荡器TW=2.2RCTW=1.1RCTW=RC6电路如图所示，指出能实现的电路是 ，实现的电路是 ，实现的电路是 。 7下图所示波形是一个 进制加法计数器的波形图。试问它有 个无效状态。 A 二； B 四 ；C 六； D 八8半加器的逻辑关系是 （ ） A、与非 B、或非 C、 与或非 D、异或9有四个触发器的二进制计数器，它们有 种计数状态。 A、8 B、16； C、 256 D、64。10下列函数中等于A的是 。 A、A+1 B、A+A C、A+AB D、A（A+B）11图中所示电路中图 的逻辑表达式

9、12摩根定律（反演律）的正确表达式是：（ ）A、 B、 C、 D、13在555定时器组成的三种电路中，能自动产生周期为T=0.69(R1+2R2)C的脉冲信号的电路是 。 施密特触发器 ；单稳态触发器 ；多谐振荡器。14指出四变量A、B、C、D的最小项应为（ ）A、 B、C、 D、15右图CT54H系列的TTL门电路的输出状态（ ）A、高电平 B、低电平 C、高阻态 D、无法确定；16指出下列各种类型的触发器中能组成移位寄存器的应该是（ ）A、基本RS触发器 B、同步RS触发器 C、主从结构触发器 D、维持阻塞触发器；17下列说法正确的是：（ ） A、单稳态触发器是振荡器的一种 B、单稳态触发

10、器有两个稳定状态 C、JK触发器是双稳态触发器 D、振荡器有两个稳定状态18图示为一简单的编码器，其中E、F、G是一般信号，A、B是输出二位二进制代码变量，今令 AB = 10 ，则输入的信号是 （ ）。A、E B、F C、G 19设所有触发器的初始状态皆为0，找出下图各触发器在时钟信号作用下输出电压波形不为0的是： 图 。20组合逻辑电路任何时刻的输出信号与该时刻的输入信号（ ），与电路原来所处的状态（ ）A、关，无关 B、无关，有关 C、有关，无关 D、有关，有关21在函数K=AB+CD的真值表中，F=1的状态有多少个？（ ）A、2 B、4 C、6 D、7； E、1622电路如图所示，这是

11、由定时器构成的：（ ）A 多谐振荡器 B 单稳态触发器C施密特触发器 D 双稳态触发器 23如图所示TTL电路中逻辑表达式为Y=A+B的是 。24欲将一正弦波信号转换为与之频率相同的矩形脉冲信号，应采用：（ ） A、单稳态触发器 B、施密特触发器 C、 A/D转换器 D、移位寄存器 25 74LS138是线线译码器，译码为输入低电平有效，若输入为A2A1A0=100时，输出 为 A、00010000 B、11101111 C、11110111 D、0000010026下列数中最小数是 。 A、 (26)10 B、(1000)8421BCD C、(10010)2 D、(37)827下列触发器中只

12、有计数功能的是 。 A、RS触发器 B、JK触发器 C、D触发器 D、触发器28逻辑电路如图所示，其逻辑函数式为：（ ）A、 B、 C、 D、29在图中，选择能实现给定逻辑功能的电路 。30TTL与非门中多余的输入端应接电平是：（ ）A、低 B、高 C、地 D、悬空 31特性征方程中含有约束条件的触发器是：（ ）A、主从RS触发器 B、主从JK触发器 C、JK边沿触发器 D、D边沿触发器32CMOS传输门相当于一个：（ ）A、与门 B、非门 C、或门 D、开关 33不能用来描述组合逻辑电路的是：（ ）A、真值表 B、卡诺图 C、逻辑图 D、驱动方程34下列电路中，不属于组合电路的是：（ ）A、

13、数字比较器 B、寄存器 C、译码器 D、全加器35下列逻辑代数运算错误的是：（ ） A、A+A=A B、A C、A·A = 1 D、A+36NMOS管的开启电压UGS(th)=2V外加漏源电压UDD=10V，为使管子截止，则要求UGS(th) (1) >2V (2)=2V (3)<2V37二进制数（1011.11）B转换为十进制数则为：A、11.55 B、11.75 C、11.99 D、11.30 38JK触发器的特征方程为：（ ） A、 B、 C 、 D、 39二进制加法计数器从0 计到十进制数12时，需要个 触发器构成，它有 个无效状态。 A、4 B、3 C、8 D、

14、1640下列逻辑代数运算错误的是：（ ）A、A B、A+1=A C、A D、A+0=A 41如图所示CMOS电路中逻辑表达式Y=A的是 。42逻辑函数L（A、B、C、D）= 化简结果为：（ ）A、 B、C、 D、43当Cr=0时，移位寄存器处于状态：A、保持 B、左移 C、右移 D、清除三、判断题1编码器，译码器，数据选择器都属于组合逻辑电路。（ ）2请将下列触发器的特性方程与其对应触发器用线连接起来（特性方程中，触发器的输入端用字符A、B表示）。（1） T触发器 (a)（2） RS触发器 (b) （3） JK触发器 (c) （4） D触发器 (d) 3化简逻辑函数，就是把逻辑代数式写成最小项

15、和的形式。（ ）4对于TTL数字集成电路来说，在使用中应注意：电源电压极性不得接反，其额定值为5V。（ ）5主从RS触发器能够克服空翻，但不能消除不定态。（ ）6二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ）7在所示的反向器电路中，为了加深三极管的饱和深度，可以采用下列方法中的哪一种？在可以采用的方法后面画，在不可以采用的方法后面画×。 （1）三极管的（ ） （2）减小RC（ ） （3）减小R2（ ） （4）减小EQ（ ） (5) 加大R3( )8“同或”逻辑关系是，输入变量到值相同输出为1；取值不同，输出为零。（ ）9有8个触发器数目的二进制计数

16、器，它具有256个计数状态。（ ）10单稳态触发器中，欲加大输出脉冲宽度，可增加输入脉冲宽度。（ ）11某一时刻编码器只能对一个输入信号进行编码。（ ）12要实现图中各TTL门电路输出端所示的逻辑关系，各电路的解法是否正确？ (a)( ) (b)( ) (c) ( ) （d）( )13常用逻辑门电路的真值表如下表所示，试判断它们分别属于哪种类型门电路即F1、F2、F3、F4和F5分别属于何种常用逻辑门。ABF1F2F3F4F50001001011101010110101100110 F1 ；F2 ；F3 ； F4 ；F5 。14用二进制代码表示某一信息称为编码。反之把二进制代码所表示的信息翻译

17、出来称为译码。（ ）15数字钟计时是否准确主要取决于计数器的精度。（ ）16N进制计数器可以实现N分频；（ ）17利用卡诺图化简逻辑表达式时，只要是相邻项即可画在包围圈中。（ ）18下图是用D触发器组成的寄存器电路。当在ui端随CP脉冲依次输入1011时，经过四个CP脉冲后，串行输出端的状态是1011。Q1Q2Q3Q4的初始状态是0000。（ ）19TTL与非门输出端不能并联使用；（ ）20为了确保逻辑输出的确定性，JK触发器的J和K输入端不能同时为逻辑高电平1（ ）。21译码器、计数器、全加器、寄存器都是组合逻辑电路。（ ）22判断图中所示各CMOS电路的逻辑表达式是否正确。对者 错的打&#

18、215;。23的对偶式是（ ）24连续异或85个“1”的结果是0 。（ ）25全加器的输出不仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。（ ）26当TTL门电路的输入端接地时，才称之为该输入端所接为逻辑低电平。27四位移位寄存器经过4个CP脉冲后，四位数码恰好全部移入寄存器，因此可以得到四位串行输出。（ ）28对于TTL数字集成电路来说，在使用中应注意：不使用的输入端接1。（ ）29数据选择器能从多个输入信号中选择2个信号送到输出器。（ ）30两个不同最小项乘积恒为零。（ ）31如果在时钟脉冲CP=1的期间，由于干扰的原因使触发器的数据输入信号经常有变化，此时不能选

19、用TTL主从型结构的触发器，而应选用边沿型和维持阻塞型的触发器。（ ）32对于低电平输入有效的基本RS触发器，其RS端的输入信号不得同时为低电平。（ ）33对于高电平输入有效的基本RS触发器，其RS端的输入信号不得同时为高电平。（ ）34判断下图所示各触发器中哪些触发器的状态 。35要实现图中各TTL电路输出端所示的逻辑关系，各电路的接法是否正确。36图中均为TTL电路，试问哪些电路能实现的逻辑关系？37的对偶式是 。（ ）38TTL与非门输入端可以接意值电阻。（ ）39对于TTL数字集成电路来说，在使用中应注意。输入端可以串有电阻器，但其数值不应大于关门电阻。（ ）四、计算题（本题 分，共

20、题）1利用卡诺图化简:2试分析下图时序电路的逻辑功能，写出驱动方程状态方程和输出方程。3分别写出如图所示的各触发器次态的逻辑函数表达式。4写出如图所示电路逻辑表达式，并将其化简后用最简单的组合电路实现此组合电路。5如图（a）所示逻辑电路，已知CP为连续脉冲，如图（b）所示，试画出Q1，Q2的波形。6用5G555设计一个多谐振荡器，要求输出脉冲的振荡频率为f0 = 20KHz 占空比D = 25% 。7图（a）是555定时器构成的单稳态电路，已知ui和uc的波形见图（b）。（1）对应画出uo的波形。（2）估算脉宽tw的数值。8十进制计数器T4160构成的计数器电路如图所示，试分析该电路是几进制计

21、数器，画出状态转换图。T4160的功能表见下表。9用代数法将下列函数化简为最简与或表达式。 （1） （2）10在图中所示的时序电路中，X为控制信号，Q1、Q2为输出信号，CP为一连续脉冲。（1）画出其状态转换图。（2）说明电路的功能。11设计一多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过（要求用最少的与非门实现）。12用555定时器组成的多谐振荡器电路如下图所示，已知：Vcc=15V，R1=R2=5K，C=0.01。计算振荡器振荡周期T。13设计一个组合电路，其输入是十进制数的8421编码，输出为3循环码，见真

22、值表。14某产品有A、B、C、D四项质量指标。规定：A必须满足要求，其它三项中只要有任意两项满足要求，产品算合格，试列出真值表，通过卡诺图求出产品合格的最简与或表达式，并画出用与非门实现的逻辑图。15电路如图所示，已知：CMOS与非门UOL=0V、UOH=5V、IOH=0.51mA、三极管=40、UBE=0.7V、UCES=0.2V。为实现F=AB的逻辑功能，求Rb的取值范围。16如图所示电路图中，试问在哪些输入情况输出Z=117已知OC门IOL25mA、IOH100，用OC门驱动三极管电路。已知三极管=20、UBES=0.7V、UCES=0.3V。求电路中Rb的到值。18（1）证明等式：（2

23、）化简函数：Y1=mn(0，1，3，5，8，9)+d(10，11，12，13，14，15) 19试分析如图所示电路，写出驱动方程，状态方程，画出状态图，说明计数器类型。20触发器电路如图所示，试根据CP，A，B的波形，对应画出输出端Q的波形，设触发器的初试状态为0。21下图是555定时器构成的施密特触发器，已知电源电压VCC=12V，求：（1）电路的UT+，UT-和UT各为多少？（2）如果输入电压波形如图，试画出输出uO的波形。（3）若控制端接至+6V，则电路的UT+，UT-和UT各为多少？ 22将下图所示电路化简成最简与或表达式。23试判断如图所示电路中硅三极管工作在什么状态？并求集电极电位。五、综合题1分析下图时序电路的逻辑功能，写出电路驱动方程状态方程，画出状态