一位全减器的设计(共6页)_第1页
一位全减器的设计(共6页)_第2页
一位全减器的设计(共6页)_第3页
一位全减器的设计(共6页)_第4页
一位全减器的设计(共6页)_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

精选优质文档-倾情为你奉上EDA技术实用教程课题报告课题名称：一位全减器的设计 院系：专业：电子信息工程组员： 专心-专注-专业设计流程:一、一位半减器的设计一位半减器程序如下; 其中x,y是输入，diff是输出差，s_out是借位输出, sub_in为借位输入。library ieee;use ieee.std_logic_1164.all;entity h_suber is port (x,y : in std_logic; diff,s_out : out std_logic ); end h_suber;architecture hdlarch of h_suber is begin process(x,y) begin diff <= x xor y;s_out <= (not x) and y; end process; end hdlarch;半减器逻辑表达式:半减器真值表：输入输出xydiffs_sout0000011110101100半减器波形图如下：半减器封装图：二、一位全减器的设计一位全减器设计结构图：sub_in为借位输入,clk是输入延迟信号用来消除仿真图中出现的毛刺现象一位全减器逻辑表达式：一位全减器真值表：输入输出xysub_indiffersub_out00000100100100111011101

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论