第5章：集成组合逻辑电路及应用

1、数字逻辑电路2数字逻辑电路使用教材数字电子技术基础清华大学出版社出版伍时和、吴友宇等编写主讲：伍时和数字逻辑电路3第第5章章 中规模组合逻辑中规模组合逻辑集成电路与应用集成电路与应用5.1编码器编码器5.2译码器译码器5.3数据选择器数据选择器5.4 数据分配器数据分配器5.5 数值比较器数值比较器5.6加法器加法器数字逻辑电路4小规模集成电路小规模集成电路（Small Scale Integration Circuit，SSI，各种，各种逻辑门电路的集成芯片，集成元件数在一百个以下）逻辑门电路的集成芯片，集成元件数在一百个以下）中规模集成电路中规模集成电路（Medium Scale Inte

2、gration，MSI，各种组合，各种组合逻辑功能器件，集成元件数在几百个左右）、逻辑功能器件，集成元件数在几百个左右）、大规模集成电路大规模集成电路（Large Scale Integration，LSI，各种时序逻，各种时序逻辑功能器件，集成元件数达到上千个）辑功能器件，集成元件数达到上千个）超大规模集成电路超大规模集成电路（Very Large Scale Integration，VLSI，可，可编程逻辑器件、存储器件、中央处理器件等等，集成元件数在编程逻辑器件、存储器件、中央处理器件等等，集成元件数在10万个以上，随着纳米技术的应用，集成元件数可以多达几亿万个以上，随着纳米技术的应用，

3、集成元件数可以多达几亿个）。个）。集成电路由集成电路由SSI发展到发展到LSI和和VLSI，使单个芯片的功能大大提，使单个芯片的功能大大提高，因此，采用中、大规模集成电路进行逻辑设计具有体积小、高，因此，采用中、大规模集成电路进行逻辑设计具有体积小、功耗低、可靠性高，以及易于设计、调试和维护等优点功耗低、可靠性高，以及易于设计、调试和维护等优点 。主要内容：编码器、译码器、数据选样器、数值比较器、奇偶主要内容：编码器、译码器、数据选样器、数值比较器、奇偶校验器、发生器、加法器。校验器、发生器、加法器。 主要内容主要内容 数字逻辑电路55.1编码器编码器编码：编码：用文字、符号或数码表示特定对象

4、的过程称为编码。在数用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。字电路中用二进制代码表示有关的信号称为二进制编码。 实现编实现编码操作功能的电路就是编码器。码操作功能的电路就是编码器。编码的方式：编码的方式：按照被编码信号的不同特点和要求，有二进制编按照被编码信号的不同特点和要求，有二进制编码器、二码器、二-十进制编码器、优先编码器之分。十进制编码器、优先编码器之分。 5.1.1 二进制编码器二进制编码器用用n位二进制代码对位二进制代码对N=2n个一般信号进行编码的电路，叫做二进个一般信号进行编码的电路，叫做二进制编码器。制编码器。例如例

5、如n=3，可以对，可以对8个一般信号进行编码。个一般信号进行编码。这种编码器有一个特点：任何时刻只允许输入一个有效信号，不这种编码器有一个特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束（互相排斥）的变量。现以约束（互相排斥）的变量。现以3位二进制编码器为例，分析编位二进制编码器为例，分析编码器的工作原理。码器的工作原理。 数字逻辑电路6 表表 5.1.1 三位二进制三位二进制 83 线编码表线编码表 输输 入入 输输 出出 I0 I1 I2 I3 I4 I5 I6 I7 F2 F1 F

6、0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 图图5.1.1 3位二进制位二进制8-3线编码器框图线编码器框图 现以现以3位二进制编码器的编码表如表所示，是位二进制编码器的编码表如表所示，是3位二进制编码位二进制编码器的框图，它的输入是器的框图，它的输入是I0I7 8个高电平信号个高电平信

7、号(实际应用中也可以实际应用中也可以是是8个低电平信号个低电平信号)，输出是，输出是3位二进制代码位二进制代码F2、F1、F0 。这种编。这种编码器也叫做码器也叫做8线线-3线编码器。线编码器。 数字逻辑电路7 765432107654321076543210765432100765432107654321076543210765432101765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIFIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIFIIIIIIIIIIIIIIIIIIIIIIIIIIIII

8、IIIF (5.1.1) 753107632176542IIIIFIIIIFIIIIF图图5.1.2 3位二进制位二进制83线编码器线编码器任何时刻任何时刻I0I7中仅有一个取值为中仅有一个取值为1，将上式化简，得：，将上式化简，得： 753107632176542IIIIFIIIIFIIIIF简化为与非形式简化为与非形式表达式与实现电路表达式与实现电路数字逻辑电路8 753107632176542IIIIFIIIIFIIIIF用与非门实现用与非门实现表达式与实现电路表达式与实现电路编码器的通用输入电路编码器的通用输入电路通常采用低电平有通常采用低电平有效的监控输入电路。效的监控输入电路。如图

9、所示。如图所示。低电平有效的监控低电平有效的监控输入电路输入电路常用集成电路型号：常用集成电路型号：74348（可以可以是是HC、LS、H、F、HC、M等型号。等型号。 数字逻辑电路95.1.2 二二-十进制十进制(BCD)编码器编码器 将十进制数将十进制数0、1、2、3、4、5、6、7、8、9 这这10个信号编成个信号编成二进制代码的电路叫做二二进制代码的电路叫做二-十进制编码器。它的输入是代表十进制编码器。它的输入是代表09这这10个数的状态信号，有效信号为个数的状态信号，有效信号为1(即某信号为即某信号为1时，则表示要对它时，则表示要对它进行编码进行编码)，输出是相应的，输出是相应的BC

10、D码，因此也称码，因此也称10线线-4线编码器。它线编码器。它和二进制编码器特点一样，任何时刻只允许输入一个有效信号。和二进制编码器特点一样，任何时刻只允许输入一个有效信号。 表表 5.1.2 8421 BCD 码编码表码编码表 输输 入入 输输 出出 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 D C B A 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1

11、 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 数字逻辑电路10 975319753176327632765476549898YYYYYYYYYYAYYYYYYYYBYYYYYYYYCYYYYD表达式为数字逻辑电路115.1.3 优先编码器优先编码器 优先编码器常用于优先中断系统和键盘编码。优先编码器常用于优先中断系统和键盘编码。 表表 5.1.3 优先编

12、码器优先编码器 74xx348 逻辑功能表逻辑功能表 输输 入入 输输 出出 Ei I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS EO H X X X X X X X X Z Z Z H H L H H H H H H H H Z Z Z H L L L X X X X X X X L L L L H L H L X X X X x X L L H L H L H H L X X X X X L H L L H L H H H L x X X X L H H L H L H H H H L X X X H L L L H L H H H H H L X X H L H

13、 L H L H H H H H H L x H H L L H L H H H H H H H L H H H L H 8-3线线优优先先编编码码器器数字逻辑电路12 iiiEIIIIIIIIIIAEIIIIIIIIAEIIIIA)()()(7656436421076543542176542 i76564364210i765435421i76542E)IIIIIIIIII(AE)IIIIIIII(AE)IIII(A两边取反运算得两边取反运算得 ii76543210i76543210i76543210ii76543210oE)EIIIIIIII(E)IIIIIIII(GSEIIIIIIIIEE

14、)IIIIIIII(E标志位及输出时能端的表达式标志位及输出时能端的表达式优先编码器的表达式与实现电路优先编码器的表达式与实现电路输出信号表达式输出信号表达式利用吸收定理化简利用吸收定理化简数字逻辑电路13实现电路实现电路8线线-3线线(如如74148，74348，4532等等)编码编码器器 的内部逻的内部逻辑电路图。辑电路图。Eo和和GS端的端的功能主要用于功能主要用于集成块进行扩集成块进行扩展使用。展使用。数字逻辑电路14 表表 5.1.4 优先编码器优先编码器 74147 逻辑功能表逻辑功能表 输输 入入 变变 量量 输出变量输出变量 I9 I8 I7 I6 I5 I4 I3 I2 I1

15、 A3 A2 A1 A0 H H H H H H H H H H H H H L L H H L H L L H H H H H L H L L L H H H L H L L H H H H H L H L H L H H H H H L H L H H H H H H H H L H H L L H H H H H H H L H H L H H H H H H H H H L H H H L 9-4线优先编码器数字逻辑电路15 9878658643864210987986985439854219879869859842983IIIIIIIIIIIIIIIAIIIIIIIIIIIIIIII

16、AIIIIIIIIIIIIAIIA 9878658643864210987986985439854219879869859842983IIIIIIIIIIIIIIIAIIIIIIIIIIIIIIIIAIIIIIIIIIIIIAIIA利用迪摩根定理变换，可以利用迪摩根定理变换，可以得到得到逻逻辑辑表表达达式式 数字逻辑电路165.2译码器译码器 译码：译码：将二进制代码转换成对应的高低，电平，以代表文字、将二进制代码转换成对应的高低，电平，以代表文字、符号或数码表示特定对象的过程称为译码。译码是前述编码的相符号或数码表示特定对象的过程称为译码。译码是前述编码的相反过程。反过程。 译码器：译码器：

17、实现译码操作的逻辑电路就是译码器。实现译码操作的逻辑电路就是译码器。译码器的种类：译码器的种类：按照被编码信号的不同特点和要求，有二进按照被编码信号的不同特点和要求，有二进制译码器、二制译码器、二-十进制译码器、显示译码器之分。十进制译码器、显示译码器之分。译码器的输出形式译码器的输出形式：可以是对应编码的：可以是对应编码的1位高、低电平信号，位高、低电平信号，也可以仍然是一个二进制码，结合显示器、译码器的输出二进制也可以仍然是一个二进制码，结合显示器、译码器的输出二进制码将被利用来直接或间接地驱动显示器，显示被编码相应的文字、码将被利用来直接或间接地驱动显示器，显示被编码相应的文字、符号。符

18、号。 数字逻辑电路175.2.1 二进制译码器二进制译码器 二进制译码器有二进制译码器有n个输入端个输入端(即即n位二进制码位二进制码)，2n个输出端。个输出端。 MSI（小规模）译码器有：（小规模）译码器有：2线线-4线译码器线译码器74139,4555。3线线-8线译码器（线译码器（74137, 74138）。）。4-16译码器（译码器（74154, 74159）。）。 1. 2线线-4线线译码器线线译码器 代表型号光能的区别：代表型号光能的区别：74139型号芯片为输出信号低电平有型号芯片为输出信号低电平有效。效。4555芯片为输出信号高电平有效芯片为输出信号高电平有效 。),(3210

19、 immEYiiii的的式式中中每一个输出函数对应输入每一个输出函数对应输入变量的一组取值，变量的一组取值， 当使能当使能端有效端有效(Ei=0)时，它正好时，它正好是输入变量最小项的非。是输入变量最小项的非。 数字逻辑电路185.2.1 二进制译码器二进制译码器2. 3线线-8线译码器线译码器74137 具有输入数据锁存功能，具有输入数据锁存功能，74138不具备锁存功能不具备锁存功能 。逻辑功能：逻辑功能：E1、E2A、E2B为使能端。用于输入为使能端。用于输入位数的扩展。位数的扩展。A2、A1、A0为地址（数为地址（数码）输入端，码）输入端，A2为高位，为高位，A0为低位。为低位。Y0Y

20、7为译为译码状态信号输出端，输码状态信号输出端，输出逻辑符号图中的小圆出逻辑符号图中的小圆圈是指输出信号低电平圈是指输出信号低电平有效。有效。逻辑功能表逻辑功能表数字逻辑电路195.2.1 二进制译码器二进制译码器逻辑功能表逻辑功能表数字逻辑电路205.2.1 二进制译码器二进制译码器 BABAiiEEEEEEEimEY22122170)(逻辑表达式与实现电路逻辑表达式与实现电路数字逻辑电路215.2.1 二进制译码器二进制译码器3. 4线线-16线译码器线译码器有有74154, 74159等型号芯片，两个使能输入端为低电平等型号芯片，两个使能输入端为低电平输入时，实现将输入时，实现将4位二进

21、制码译成输出端编号为位二进制码译成输出端编号为015这这16个相个相对应的低电平输出；当两个使能端输入不全为低电平时，对应的低电平输出；当两个使能端输入不全为低电平时，16个个输出端输出全为高电平输出端输出全为高电平 。 二进制译码器的典型应用有以下几种：二进制译码器的典型应用有以下几种：(1) 实现存储系统的地址译码。实现存储系统的地址译码。(2) 实现逻辑函数。实现逻辑函数。(3) 带使能输入端的译码器可用作数据分配器或脉冲带使能输入端的译码器可用作数据分配器或脉冲分配器。分配器。 ),(),(76532174021mFmF【例【例 5 .2.1】 试用试用3线线-8线译码器实现函数：线译

22、码器实现函数：数字逻辑电路225.2.1 二进制译码器二进制译码器解：因为当译码器的使能端有效时，每个输出解：因为当译码器的使能端有效时，每个输出 iiiMmY只要将函数的输入变量只要将函数的输入变量加至译码器的地址输入端，加至译码器的地址输入端，并在输出端辅以少量的门并在输出端辅以少量的门电路，便可以实现逻辑函电路，便可以实现逻辑函数。数。 本题本题F1、F2均为三变量均为三变量函数，首先令函数的输入函数，首先令函数的输入变量变量ABC=A2A1A0，然后将，然后将F1、F2变换为译码器输出变换为译码器输出的形式。的形式。例例题题的电路图的电路图40227401765321740yyFmFy

23、yymF ),(),(数字逻辑电路235.2.2 二二-十进制译码器十进制译码器 二二-十进制译码器也称十进制译码器也称BCD译码器，它的功能是将输入的译码器，它的功能是将输入的1位位BCD码码(4位二元符号位二元符号)译成译成10个高、低电平输出信号，也叫个高、低电平输出信号，也叫4线线-10线译码器线译码器 。数字逻辑电路245.2.2 二二-十进制译码器十进制译码器 逻辑符号图输出端的小圆圈表示输出低电平有效。输入数码逻辑符号图输出端的小圆圈表示输出低电平有效。输入数码A3为高位，为高位，A0为低位。为低位。 数字逻辑电路255.2.3显示译码器显示译码器 显示译码器：显示译码器：是用来

24、驱动显示器件，以显示数字或字符的中是用来驱动显示器件，以显示数字或字符的中规模逻辑器件（部件）。规模逻辑器件（部件）。显示译码器显示译码器的组成由与发光数码管相的组成由与发光数码管相配的配的BCD码十进制译码器。发光二极管码十进制译码器。发光二极管(LED)数码管、液晶数码数码管、液晶数码管、荧光数码管等是由管、荧光数码管等是由7个或个或8个（带小数点显示）发光字段构个（带小数点显示）发光字段构成字形的，与之相配的译码器有成字形的，与之相配的译码器有BCD七段、八段显示译码器七段、八段显示译码器 。发光数码管及其现实的对应内容发光数码管及其现实的对应内容数字逻辑电路265.2.3显示译码器显示

25、译码器 图中，电阻是上拉电阻，也称限流电阻，当译码器内部带有上图中，电阻是上拉电阻，也称限流电阻，当译码器内部带有上拉电阻时，则可省去。数字显示译码器的种类很多，现已有将拉电阻时，则可省去。数字显示译码器的种类很多，现已有将计数器、锁存器、译码驱动电路集于一体的集成器件，还有连计数器、锁存器、译码驱动电路集于一体的集成器件，还有连同数码显示器也集成在一起的电路可供选用同数码显示器也集成在一起的电路可供选用 。数字逻辑电路275.2.3显示译码器显示译码器 表表 5.2.4 4 线线-7 线线译码器译码器 7448，CD4511 的逻辑功能表的逻辑功能表 输输 入入 输输 出出 十进制十进制 或

26、功能或功能 LT RBI D C B A BI/ RBO a b c d e f g 字字 形形 0 H H L L L L H输出输出 H H H H H H L 1 H L L L H H L H H L L L L 2 H L L H L H H H L H H L H 3 H L L H H H H H H H L L H 4 H L H L L H L H H L L H H 5 H L H L H H H L H H L H H 6 H L H H L H H L H H H H H 7 H L H H H H H H H L L L L 8 H H L L L H H H H H

27、 H H H 9 H H L L H H H H H H L H H 10 H H L H L H L L L H H L H 11 H H L H H H L L H H L L H 12 H H H L L H L H L L L H H 13 H H H L H H H L L H L H H 14 H H H H L H L L L H H H H 15 H H H H H H L L L L L L L 消隐消隐 L输入输入 L L L L L L L 动态动态消消零零 H L L L L L L输出输出 L L L L L L L 不不显显示示 试灯试灯 L H输出输出 H H H

28、 H H H H BCD七段译七段译码器的输入是码器的输入是1位位BCD码码(以以A3A2A1A0表示，表示，A3表示最高位，表示最高位，A0表示最低位；表示最低位；或以或以DCBA表表示，示，D表示高表示高位，位，A表示低表示低位位)，输出是数，输出是数码管各段的驱码管各段的驱动信号动信号(以以FaFg表示表示)，也称，也称4线线-7线译码器。线译码器。 数字逻辑电路285.2.3显示译码器显示译码器 7448或或CD4511集成模块封装集成模块封装 采用双列直插式采用双列直插式16脚标准封装。其中脚标准封装。其中8脚是电源公共端，脚是电源公共端，16脚脚是电源输入端，是电源输入端，3脚脚L

29、T端称为试灯输入端，端称为试灯输入端，5脚脚RBI端，称为动态端，称为动态消零输入端，消零输入端，4脚脚BI/RBO，称为灭灯输入端，使用时要注意这几，称为灭灯输入端，使用时要注意这几个功能端的控制作用。个功能端的控制作用。 BI/RBO（灭灯输入端）作为输入时，（灭灯输入端）作为输入时，该端作为灭灯用，当其输入低电平该端作为灭灯用，当其输入低电平时灯灭，输入高电平时指示。时灯灭，输入高电平时指示。BI/RBO作为输出时，作为动态消零作为输出时，作为动态消零使用，且受控于使用，且受控于LT和和RBI两端的输两端的输入状态。入状态。 (1). 当当LT1和和RBI0，输入代码，输入代码DCBA=

30、0000时时,RBO=0。动态灭零动态灭零(2). 当当LT1和和RBI1，输入代码，输入代码DCBA=0000时时, RBO=1。动态显示动态显示(3). 不管不管RBI，DCBA何种输入，当何种输入，当LT0，时，时， RBO=1。 试灯试灯数字逻辑电路295.2.3显示译码器显示译码器 LT为试灯输入端：为试灯输入端：当当LT0时，不管其他各个输入端输入如何，时，不管其他各个输入端输入如何，输出显示为输出显示为8，故此，该端是检查，故此，该端是检查7448,CD4511集成块和七段集成块和七段显示器好坏的一个有用的输入端。显示器好坏的一个有用的输入端。正常显示时该端应输入高电平正常显示时

31、该端应输入高电平。 RBI为动态消零信号输入端：为动态消零信号输入端：当当LT1 ，RBI0，且输入，且输入DCBA=0000时时, ag各段均为低电平，此时显示的零字型各段均为低电平，此时显示的零字型0熄灭。熄灭。利用利用LT1 且且RBI0的消零功能，可以实现某的消零功能，可以实现某1位显示的消隐，位显示的消隐，此时此时BI/RBO则作为输出端，且输出为则作为输出端，且输出为BI/RBO=0。注意应用要点：注意应用要点：小数点之前的数字显示小数点之前的数字显示， 最高位最高位RBI端的输入端的输入0信信号，并将高位的号，并将高位的RBO端的输出，作为低位的端的输出，作为低位的RBI端的输入

32、信号，端的输入信号，实现灭零功能；实现灭零功能；小数点之后的数字显示小数点之后的数字显示，最低位，最低位RBI端输入端输入0信号，信号，并将低位的并将低位的RBO端的输出，作为高位的端的输出，作为高位的RBI端的输入信号，实现端的输入信号，实现灭零功能。需要保持显示灭零功能。需要保持显示0的，的， RBI端的输入端的输入1信号。信号。电路连接如图：电路连接如图：数字逻辑电路305.2.3显示译码器显示译码器 数字逻辑电路315.3数据选择器数据选择器 数据选择器又称多路选择器数据选择器又称多路选择器(Multiplexer, 简称简称MUX)，其框图，其框图如图如图5.3.1(a)所示。它有所

33、示。它有n位地址输入、位地址输入、2n位数据输入、位数据输入、1位输出。位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，如图功能类似于一个单刀多掷开关，如图5.3.1 (b)所示。所示。 数字逻辑电路325.3数据选择器数据选择器 数据选择器种类：数据选择器种类：2选选1，如，如74xx157（输入、输出信号同极性）（输入、输出信号同极性）, 74xx158（输入输出信号反极性，以下简称反相）（输入输出信号反极性，以下简称反相）, 74xx257（同相，（同相，三态输出）三态输出）, 74xx2

34、58（反相，三态输出）（反相，三态输出）, 74xx298（寄存器同相（寄存器同相输出），输出），COMS：4019等型号；等型号；4选选1，TTL：74xx153（同相）（同相）, 74xx253（同相，三态输出）（同相，三态输出）, 74xx352（ 反相）反相）, 74xx353（反相，三态输出）等型号，（反相，三态输出）等型号，COMS：4539等型号；等型号；8选选1，TTL：74xx151（双输出）（双输出）, 74xx152（反相）（反相）, 74xx251（双（双输出，三态输出）输出，三态输出）, 74xx351（反相。三态输出）等型号，（反相。三态输出）等型号，COMS：45

35、12等型号；等型号；16选选1，TTL：74xx150等型号（同相）。根据输出状态与输入状等型号（同相）。根据输出状态与输入状态的电平关系，有态的电平关系，有同相输出同相输出，即输入数据为高电平，即输入数据为高电平1，输出也为高，输出也为高电平电平1，这种情况称为高电平输出有效；，这种情况称为高电平输出有效；反相输出反相输出，即输入数据为，即输入数据为高电平高电平1，输出也为低电平，输出也为低电平0，这种情况称为低电平输出有效；同，这种情况称为低电平输出有效；同时具备同相输出端和反相输出端的，时具备同相输出端和反相输出端的，称为双输出称为双输出。 根据输出状态分类的：根据输出状态分类的：数字逻

36、辑电路335.3数据选择器数据选择器 根据输出状态种类，有根据输出状态种类，有三态输出三态输出（高电平、低电平、高阻输（高电平、低电平、高阻输出），出），两种状态输出两种状态输出（高，低电平输出）等。（高，低电平输出）等。寄存器输出寄存器输出功能功能（74298，输出数据在输入数据消失后，能够保存一个时钟，输出数据在输入数据消失后，能够保存一个时钟脉冲时间）。脉冲时间）。 iiiDmDAADAADAADAAY 30301201101001数字逻辑电路345.3数据选择器数据选择器 8选选1数据选择器数据选择器74251集成芯片集成芯片的逻辑符如图，的逻辑符如图，E是使能输入端，是使能输入端，A

37、2，A1，A0是地址输入端，是地址输入端，Y是同相输出是同相输出端，端，W是反相输出端，是反相输出端，D7D0是被选是被选择数据输入端择数据输入端 。7210012345670() ()TiimiYm DA A AD D D D D D D DYW 数字逻辑电路355.3数据选择器数据选择器 5.3.1 数据选择器的应用数据选择器的应用 有以下几个方面：有以下几个方面： (1) 用作多路输入数据选择，以实现多路信号分时传送。用作多路输入数据选择，以实现多路信号分时传送。 (2) 实现组合逻辑函数。实现组合逻辑函数。 (3) 在数据传输时实现并行输入在数据传输时实现并行输入-串行输出的转换。串行

38、输出的转换。 (4) 作为序列信号产生器使用。作为序列信号产生器使用。 TiiiDmYn 120其中其中mi是由地址变量是由地址变量An-1、A1、A0组成的地址最小项组成的地址最小项 数据选择器的输出：数据选择器的输出：具有具有n个输入个输入变量的逻辑函数都可以用最小项之和来表示：变量的逻辑函数都可以用最小项之和来表示： 120niimF只要将逻辑函数的输入变量只要将逻辑函数的输入变量A、B、C、 加至数据选择器地址输入端，并适当选择加至数据选择器地址输入端，并适当选择Di的值，使的值，使F=Y，就可以用，就可以用MUX实现函数实现函数F。 数字逻辑电路365.3数据选择器数据选择器 1.

39、jn的情况的情况如果用如果用j表示函数的输入变量个数，表示函数的输入变量个数，n为选用多路选择器为选用多路选择器MUX的地的地址输入端端数。址输入端端数。 当当j=n时，只要将函数的输入变量时，只要将函数的输入变量A、B、C、依次接到依次接到MUX的地址输入端（依次从高位至低位），根据逻辑函的地址输入端（依次从高位至低位），根据逻辑函数数F最小项表达式中所描述的最小项序号，确定最小项表达式中所描述的最小项序号，确定MUX中与最小项中与最小项序号编号相同的序号编号相同的Di端输入为端输入为1，否则输入信号为，否则输入信号为0；当；当jn时，将时，将MUX的高位地址输入端不用的高位地址输入端不用(

40、一般接一般接0)，其余同上，其余同上 。FABABC【例【例 5.3.1】 用用8选选1 MUX实现逻辑函数实现逻辑函数解：首先将逻辑函数解：首先将逻辑函数F转化为最转化为最小项表达式表示。小项表达式表示。 使用使用“卡诺图卡诺图”相邻项的性质，相邻项的性质，将将F填入填入“卡诺图卡诺图”，如图，如图5.3.4所示。根据逻辑函数所示。根据逻辑函数F“卡诺图卡诺图”可得：可得： ( , ,)(1,2,3,4,5,7)F A B Cm数字逻辑电路375.3数据选择器数据选择器 7210012345670() ()TiimiYm DA A AD D D D D D D D令令A2=A,A1=B，A0

41、=C，且令，且令D1=D2=D3=D4=D5=D7=1，D0=D6=0则则有：有：Y=(ABC)m(01111101)= m(1, 2, 3, 4, 5, 7) 。数字逻辑电路385.3数据选择器数据选择器 2. jn的情况的情况 当逻辑函数的变量数当逻辑函数的变量数j大于大于MUX的地址输入端端数的地址输入端端数n时，不能时，不能采用上面所述的简单方法。如果从采用上面所述的简单方法。如果从j个输入变量中选择个输入变量中选择n个直接作个直接作为为MUX的地址输入，那么，多余的的地址输入，那么，多余的(j-n)个变量就要反映到个变量就要反映到MUX的数据输入的数据输入Di端，即端，即Di是多余输

42、入变量的函数，简称余函数。因是多余输入变量的函数，简称余函数。因此设计的关键是如何求出函数此设计的关键是如何求出函数Di。 确定余函数确定余函数Di可以采用代数法或降维卡诺图法可以采用代数法或降维卡诺图法 。FABCABCABCABC【例【例 5.3.2】 试用试用4选选1 MUX实现三变量函数实现三变量函数解：解： (1) 首先选择地址输入，令首先选择地址输入，令A1A0=AB，则多余输入变量为，则多余输入变量为C，余函数余函数Di=f(c)。(2) 确定余函数确定余函数Di 。数字逻辑电路395.3数据选择器数据选择器 101000112103()1YA A DA A DA A DA A

43、DFABCABCABCABCAB CCABCABCABAB CAB CAB C 01231,0DDC DC D用代数法将用代数法将F的表达式变换为与的表达式变换为与Y相应的形式相应的形式将将F与与Y对照可得对照可得作出逻辑电路图作出逻辑电路图数字逻辑电路405.3数据选择器数据选择器 得得 01231,0DDC DC D求解步骤归纳如下：求解步骤归纳如下： (1) 画出逻辑函数画出逻辑函数F的的“卡诺图卡诺图”。 (2) 选择地址输入。选择地址输入。 (3) 在逻辑函数在逻辑函数F的的“卡诺图卡诺图”上确定余函数上确定余函数Di的范围。的范围。 (4) 求余函数求余函数Di。(5) 画出逻辑图

44、。画出逻辑图。 注意：使用这种方法，只能降低一维，即三变量降为二变量。注意：使用这种方法，只能降低一维，即三变量降为二变量。 用卡诺图法将用卡诺图法将F的表达式变换为与的表达式变换为与Y相应的形式相应的形式数字逻辑电路415.3数据选择器数据选择器 【例【例5.3.3】用】用8选选1 MUX实现逻辑函数：实现逻辑函数： ( ,)(0,4,5,7,12,13,14)F A B C DmD0=D, D1=0, D2=1,D3=D, D4=D, D5=0, D6=1, D7=D，函数，函数F可表示可表示为：为： () (0 10 1)TmFYABCDD DD解：解：选选择择B为为降降维维变变量量选选

45、择择D为为降降维维变变量量数字逻辑电路42选择选择A2A1A0=ACD，则引入变量为，则引入变量为B。得余函数为：得余函数为： D0=1, D1=B, D2=0,D3=B, D4=B, D5=1, D6=B, D7=0，函数函数F可表示为可表示为 ： F=Y=(ACD)m (1 B 0 B B 1 B 0)T 选择选择A2A1A0=ACD，则引入变量为则引入变量为B。 选择选择A2A1A0=ABC，则引入变量为则引入变量为D。 数字逻辑电路435.3.2 数据选择器的扩展数据选择器的扩展 1. 利用使能端进行扩展利用使能端进行扩展图图5.3.10是将双是将双4选选1 MUX扩展为扩展为8选选1

46、 MUX的逻辑图。其中的逻辑图。其中A2是是8选选1MUX地址端的最高位，地址端的最高位，A0是最低位。使用这种方法进行是最低位。使用这种方法进行扩展，扩展后的高位通道地址通常加到使能端，如图扩展，扩展后的高位通道地址通常加到使能端，如图5.3.9的的A2输入。利用一个非门，输入。利用一个非门，4选选1数据选择器数据选择器E1的使能端加的使能端加A2的的原变量，而原变量，而E2的使能端加的使能端加A2的反变量。这样，当的反变量。这样，当A2=0时，根时，根据据A1A0的输入组合选择的输入组合选择D3D0的一个输入数据经的一个输入数据经Y1送到输出送到输出端端Y;这样，当这样，当A2=1时，根据

47、时，根据A1A0的输入组合选择的输入组合选择D7D4的一的一个输入数据经个输入数据经Y2送到输出端送到输出端Y。所以输出与输入的关系为。所以输出与输入的关系为: 7210012345670() ()TiimiYm DA A AD D D D D D D D实现扩展的目的实现扩展的目的 数字逻辑电路44利用使能端的扩展方法利用使能端的扩展方法2. 树状扩展树状扩展通过通过MUX的级联用的级联用2n+1个个2n选选1的的MUX可以扩展为可以扩展为(2n)2选选1的的MUX。例如，。例如，n=2，即可用，即可用5个个4选选1MUX实现实现16选选1MUX，如图如图5.3.11所示所示 ：数字逻辑电路

48、452. 树状扩展树状扩展数字逻辑电路46 T3210m233232231230235T15141312m0115011401130112013T111098m01110110019018012T7654m017016015014011T3210m013012011010010)YYYY()AA(YAAYAAYAAYAAYY)DDDD()AA(DAADAADAADAAY)DDDD()AA(DAADAADAADAAY)DDDD()AA(DAADAADAADAAY)DDDD()AA(DAADAADAADAAYTmDDDDDDDDDDDDDDDDAAAAY)()(151413121110987654

49、32100123 对应的逻辑表达式为对应的逻辑表达式为整理后，可以得到数字逻辑电路475.4 数据分配器数据分配器 数据分配器又称多路分配器数据分配器又称多路分配器(demultiplexer 简称简称DEMUX)，其，其功能与数据选择器相反，它可以将一路输入数据按功能与数据选择器相反，它可以将一路输入数据按n位地址分送位地址分送到到2n个数据输出端上。图个数据输出端上。图5.4.1为为1分分4的的 DEMUX的逻辑符号，其的逻辑符号，其功能表如表功能表如表5.4.1所示。其中所示。其中D为数据输入，为数据输入，A1、A0为地址输入，为地址输入，Y0Y3为数据输出，为数据输出，E为使能端。为使

50、能端。 图图5.4.1 1分分4 数据分配器数据分配器（DEMUX）的逻辑符号）的逻辑符号数字逻辑电路48(0,1,2,3)iiiYEmDm i数据分配器（数据分配器（DEMUX）有）有1分分4 DEMUX，1分分8 DEMUX，1分分16 DEMUX等。等。1分分4 DEMUX 的逻辑表达式为：的逻辑表达式为：数据分配器一般用译码器构成，电路结构如图：数据分配器一般用译码器构成，电路结构如图：数字逻辑电路49 数据分配器常和多路选择器并用，以实现多通道数据分数据分配器常和多路选择器并用，以实现多通道数据分时传送。时传送。 数据分配器的使用数据分配器的使用数字逻辑电路50常用的数据分配器有常用

51、的数据分配器有74538集成芯片简介集成芯片简介图中图中OE1，OE2，POL为输出方式控制信号输入端；当控制信号的为输出方式控制信号输入端；当控制信号的输入组合为输入组合为 OE1和和OE2中有一端输入为低电平时，输出中有一端输入为低电平时，输出Y0Y7端端为高阻状态；当控制信号的输入组合为为高阻状态；当控制信号的输入组合为 OE10，OE20，POL0时，为正向输出，当控制信号的输入组合为时，为正向输出，当控制信号的输入组合为 OE10，OE20，POL1时，为反向输出。时，为反向输出。 E1，E2，E3，E4为使能控制信号输入为使能控制信号输入端。端。 数字逻辑电路515.5 数值比较器

52、数值比较器 数值比较器是实现两个数值之间的大，小，相等，或只比较数值比较器是实现两个数值之间的大，小，相等，或只比较其是否相等的逻辑功能电路。其是否相等的逻辑功能电路。 5.5.1 数值比较器逻辑功能数值比较器逻辑功能 1. 1位数值比较器位数值比较器 两个两个1位二进制数位二进制数A和和B的大小比较，由于数值只有的大小比较，由于数值只有0和和1两种情两种情况，所以况，所以AB的条件是的条件是A=1、B=0，AB的条件是的条件是A=0、B=1，A=B的条件是：的条件是：A=0、B=0，或且，或且A=1、B=1，所以判断两个，所以判断两个1位二位二进制数进制数A和和B的大、小或相等，比较结果的逻

53、辑表达式可以用如下的大、小或相等，比较结果的逻辑表达式可以用如下式表示。式表示。 BABAABBAPBAPBAPBABABA数字逻辑电路524位集成数值比较器位集成数值比较器4位集成数值比较器芯片位集成数值比较器芯片有有7485（TTL型产品）型产品）及及CC4063、CC4585、CC14585（COM型产品）型产品）等型号芯片，这些芯片的等型号芯片，这些芯片的逻辑符号如图逻辑符号如图5.5.2所示。所示。可见，虽然产品的型号不可见，虽然产品的型号不同，但是所能够实现的逻同，但是所能够实现的逻辑功能是一样的辑功能是一样的 。图图5.5.2 4位数值比较器的逻辑符号图位数值比较器的逻辑符号图3

54、个低位比较结果输入端：个低位比较结果输入端：C AB、C A=B、C AB。输入端：输入端：A3A0、B3B0是两个等待比较的是两个等待比较的4位二进制数的输入。位二进制数的输入。 3个比较结果输出端：个比较结果输出端： P AB、P A=B、P AB 。数字逻辑电路537485（TTL型）及型）及CC4063、CC4585、CC14585（COM型）型）等型号芯片等型号芯片 逻辑功能。逻辑功能。数字逻辑电路545.5.2 比较器的级联比较器的级联 1. 串联式级联串联式级联 8位数值比较器位数值比较器TTL型型74518、74519、74520、74521、74522等集成芯片，输出只有判断

55、是否相等，这等集成芯片，输出只有判断是否相等，这些集成芯片还具有使能输入端，在实际应用时，应注意这些区别。些集成芯片还具有使能输入端，在实际应用时，应注意这些区别。 2. 并联扩展形式：并联扩展形式：数字逻辑电路552. 并联扩展形式：并联扩展形式：数字逻辑电路565.6 加法器加法器 1位加法器有位加法器有1位半加器和位半加器和1位全加器之分。位全加器之分。1. 1位半加器位半加器 即仅仅实现两个即仅仅实现两个1位二进制数相加逻辑功能的逻辑电路称为位二进制数相加逻辑功能的逻辑电路称为半加器，其输入数据为两个半加器，其输入数据为两个1位二进制数位二进制数A和和B，其输出为和数，其输出为和数SO

56、及进位数及进位数CO。半加器没有集成芯片产品。根据二进制数加法运。半加器没有集成芯片产品。根据二进制数加法运算的规则，算的规则， A和和B中仅有一个等于中仅有一个等于1时，时，SO=1,其他其他SO=0；A和和B同同时等于时等于1时，时，CO=1,其他情况下其他情况下CO=0。 加法器是实现两个二进制数，或两个二加法器是实现两个二进制数，或两个二-十进制数进行算术加十进制数进行算术加法运算的逻辑功能电路。常用的集成芯片有法运算的逻辑功能电路。常用的集成芯片有 TTL型产品：型产品：74xx183（双（双1位全加器），位全加器），74xx283（4位超前进位全加器），位超前进位全加器），COM型

57、产品：型产品：CC4008（4位超前进位全加器）。位超前进位全加器）。 5.6.1 1位加法器位加法器 ABCBABABASOO半加器的逻辑函数表达式半加器的逻辑函数表达式数字逻辑电路57半加器的逻辑电路、半加器的逻半加器的逻辑电路、半加器的逻辑符号如图所示。辑符号如图所示。 2. 1位全加器位全加器同时实现两个同时实现两个1位二进制数相加，位二进制数相加，而且还考虑低位进位进行相加而且还考虑低位进位进行相加的逻辑电路称为全加器，其输的逻辑电路称为全加器，其输入数据为两个入数据为两个1位二进制数位二进制数A和和B及低位的进位数及低位的进位数Cn，其输出为，其输出为和数和数SO及进位数及进位数C

58、O。1位全加器位全加器的集成芯片有的集成芯片有74xx183型号芯片，型号芯片，一片一片74xx183型芯片集成有两个型芯片集成有两个全加器逻辑电路。全加器逻辑电路。 ABCBAABCBACCBACABBACBABASnOnnO)()()()(全加器的逻辑表达式全加器的逻辑表达式数字逻辑电路585.6.2 多位加法器多位加法器 多位加法器是实现位数大于多位加法器是实现位数大于1位的两个二进制数相加的逻辑功位的两个二进制数相加的逻辑功能电路。用多个能电路。用多个1位全加器串接的位全加器串接的4位串行进位并行输出加法器。位串行进位并行输出加法器。这种连接，可以一直串接到这种连接，可以一直串接到n位

59、。位。每位进位信号存在每位进位信号存在1个个tpd的延迟，最高的延迟，最高1位必须等待位必须等待n*tpd时间才能时间才能完成运算。完成运算。完成一次运算需要的时间：完成一次运算需要的时间：n*tpd。1. 串联型多位加法器串联型多位加法器数字逻辑电路59 4位超前进位加法器集成芯片有位超前进位加法器集成芯片有TTL型型 74xx283，74xx383 型型号号 ；CMOS型型 CC4008型号型号 。74xx283，CC4008型号芯片的逻辑型号芯片的逻辑功能相同，实现功能相同，实现4位二进制数超前进位相加的逻辑功能，输入为位二进制数超前进位相加的逻辑功能，输入为两个两个4位二进制数位二进制

60、数A3A0，B3B0以及低以及低4位的进位数位的进位数Cn；输出；输出为为4位二进制和数位二进制和数S3S0及从向高位的进位数及从向高位的进位数Cn+1。2. 集成超前进位集成超前进位4位加法器位加法器和数和数nnnnnnnnnnnCGPCnBABACBAS )()(nnnnnnnnnnnnnnnCPGPCBABACBABAC )(1nnnBAP nnnBAG 进位数进位数其中：其中：1位全加器的表达式位全加器的表达式数字逻辑电路604位全加器表达式位全加器表达式 nnnnCPPPPGPPPPGPPPGPPGPCCPPPGPPPGPPGPCCPPGPPGPCCPGPC0123001231123