《硬件描述语言》教学大纲

1、硬件描述语言教学大纲课程名称：硬件描述语言英文名称：Hardware Description Language课程编号：09420016学时数及学分：64 学时 4学分教材名称及作者：侯伯亨 顾 新编著：VHDL硬件描述语言与数字逻辑电路设计出版社、出版时间：西安电子科技大学出版社，1999年本大纲主笔人：侯俊勇一、 课程的目的、要求和任务本课程是一门必修课。主要介绍VHDL语言以及应用VHDL及EDA工具开发设计数字系统的基本方法及技术，具有很强的工程实践性。本课程的教学目的是，使学生通过对VHDL语言及EDA技术的学习和训练，获得现代硬件数字电路的软件化设计方法，了解并

2、初步掌握当代国际数字技术设计领域的最新技术；激发并调动学生创造性思维能力，为学生在数字技术领域的进一步深入探索和进行创新奠定基础。二、 大纲的基本内容及学时分配 基本要求：1 掌握VHDL语言的程序结构、基本描述语句及描述方法；2 熟悉EDA实验开发系统的使用；3 掌握小型数字系统的VHDL设计技术。教学内容：1 数字系统硬件设计 概述（2） 传统的硬件设计方法利用硬件描述语言（HDL）的 硬件电路设计方法利用VHDL语言设计硬件电路的优点2 VHDL语言程序基本结构（6） VHDL语言设计的基本单元及其构成VHDL语言设计的基本单元及其构成 VHDL语言构造体的子结构描述

3、 包集合、库及配置3 VHDL语言的数据类型及运算操作符（2） VHDL语言的客体及其分类 VHDL语言的数据类型 VHDL语言的运算操作符4 VHDL语言构造体的描述方式（6）构造体的行为描述方式构造体的寄存器传输（RTL）描述方式编构造体的结构描述方式5 VHDL语言的主要描述语句5VHDL语言的主要描述语句（6）顺序描述语句并发描述语句其它语句和有关规定的说明6 数字系统的状态模型（3）二态数值系统三态数值系统四态数值系统九态数值系统十二态数值系统四十六态数值系统7 基本逻辑电路设计（6） 组合逻辑电路设计 时序电路设计 存储器8 仿真及逻辑综合（2）仿真逻辑综合9 计时电路设计实例（6

4、）1/100s计时器的功能要求和结构1/100s计时控制芯片设计10 处理器接口芯片设计实例（6）可编程并行接口芯片设计实例SCI串行接口芯片设计实例键盘接口芯片KBC设计实例11 93版和87版VHDL语言的主要区别（1）VHDL语言93版的特点87版到93版的移植问题12 MAX+plus使用说明（8）MAX+plus概述建立和编辑一个VHDL语言的工程文件VHDL语言程序的编译VHDL语言程序的仿真三、与其它课程的关系 本课程的先修课程是：数字逻辑（数字电子技术）四、考核方式根据学生实际设计，操作实现情况综合评分。  (一) 理论、基础实践 80%1. 预习情况 8 %2. 课堂实验 14 %3. 实验报告 8 %4. 考试（二次） 50 %考试方法：设计、实验操作考试，半开卷形式；网上抽题，内容包括理论题(10%)和操作 题(40%)，在实验室中进行。（二）综合课题设计实践 20%1. 作品功能、指标、创新（如有较大创新，可突破此比例） 12 %2. 报告质量，含方案、电路 、测试方案及数据整理 4 %3. 答辩情况，含方案叙述 、回答问题 4 %五、参考书目1 林敏、方颖立 编著：VHDL数字系统设计与高层次综合，电子工业出版社，2002年2 潘松、王国栋 编著：VHDL实用教程，电子科技大学出版社，2001年3