山东大学计算机组成原理三套题

1、精品文档计算机组成原理一、名词解释1 总线：就是多个信息源分时传送数据到多个目的地的传送通路2 指令系统：一台计算机所能执行的全部指令的总和3 微指令：在一个单位时间中，能实现一定操作功能的微命令的集合。4溢出：在定点小数机器中，数的表示范围为|x |<1.在运算过程中如出现大于 1的现象1 寻址方式：表示指令中操作数所在的方法称为寻址方式2 指令周期：是完成一条指令所用的时间3 虚拟存储器：是由操作系统提供的一个假想的特大存储器。4 多级中断：是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度不同而分成若 干级别，每一中断级分配给一个优先权。1 基本字长：是指参与运算的数的

2、基本位数 ，它是由加法器、寄存器 、数据总线的位数决定的2 数据通路：数字系统中，各个子系统通过数据总线连接形成的数据传送路径3 程序中断：在计算机执行当前程序时，系统中出现了某些紧急需处理的异常事件或特殊请求，CPU应暂时中止现行程序的执行，转去处理这些事件或特殊请求，待处理完毕后CPU自动恢复原来被子中止的程序继续运行。4 灰度级：指所显示像素点的亮暗差别，在彩色显示器中表现为颜色的不同。二、填空题1 按冯诺依曼设计原则，其硬件是由（ 运算器）、（控制器）、（存储器）、（输入设备）和（输出设备） 组成。2 计算机系统是由（硬件系统）和（软件系统）两大部分构成。3 计算机最主要的三大性能指标

3、是（基本字长）、（存储容量）、和（运算速度）。4一个完善的指令系统应满足（完备性）、（有效性）、（规整性）、和（兼容性）的要求。5 .堆栈的硬件是由（堆栈区）和（堆栈指针）构成，存取是按（后进先出）原则。6通常控制器的设计可分为（组合逻辑型）和（存储逻辑型）,前者采用的核心器件是（ 门电路）,后者采用的核心器件是（微程序控制器）。7 主机与外设的连接方式有（辐射型连接）,（总线型连接）和（辐射，总线型连接）。&目前在微型机中主机与外设广泛采用的信息交换方式是（程序查询）和（程序中断。二、填空题1 计算机指令的基本格式应包括（操作码）和（地址码）两部分。在间接寻址方式中，地址码部分表示的

4、是（地址内容+偏移量）；在相对寻址方式中，地址码部分表示的是（寄存器内容+位移量）。2按功能分类，存储器可以分为（高速缓冲存储器）、（外存储器）、（主存储器）等。3 源数据为10010111，若采用奇校验，则其校验位是（1 ）。4 CPU响应某中断请求的条件是一条指令结束时且（没有更紧迫的任务时）、（有中断请求）和（CPU允许中断）。5 微指令的格式有（垂直）型微指令、（水平）型微指令和混合型微指令。6 输入输出设备的编址方式有（ 统一编址）和（单独编址）。二、填空题1 计算机指令的基本格式应包括（ 操作码）和（地址码）两部分。根据操作数所在位置，指出其寻址 方式：操作数在指令中为（ 立即）寻

5、址方式，操作数的存储单元地址在指令中，为（ 间接）寻址方式。2存储器地址译码电路的译码方式有（单译码方式）和（双译码方式）两种方式。3 （361） 10=（1011010010） 2 =（2D2） 16。4 CPU响应可屏蔽中断应满足的三个条件是（有中断请求）、CPU允许接受中断请求和（一条指令执行完毕）。中断周期结束后进入（中断响应）周期。5 微指令的类型通常有（垂直）型微指令、（水平）型微指令和混合型微指令。6通常控制器的设计可分为（ 组合逻辑型）和（存储逻辑型）,前者采用的核心器件是（门电路）,后者采用的核心器件是（控制存储器）7 主机与外设的连接方式有（ 辐射型连接）、（总线型连接）和

6、（辐射、总线型连接）。&目前在微型机中主机与外设广泛采用的信息交换方式是（程序查询）和（程序中断）。三、简答题1.简述中断的处理过程。它与程序查询方式有何不同点？中断处理过程可粗略的分为以下四个过程：保护当前正在运行程序的现场；分析是何种中断，以便转去执行相应的中断处理程序；执行相应的中断处理程序；恢复被中断程序的现场。程序查询方式控制简单，但外设和主机不能同时工作，各外设之间也不能同时工作系统效率很低。因此，仅适用于 CPU的速度不是很高，而且外设的种类和数目不多，数据传送率较低的情况。而中断的处理方式不仅适用于外设的数据交换，也适用于对外界的随机事件的处理。2 按通道的工作方式，通

7、道分哪几类？简述其特点。答案要点：按通道的工作方式，通道可分为字节多路通道、选择通道和数组多路通道三种类型。特点：字节多路通道：1）有多个子通道，设备间可（分时）并行操作。2）数据以字节为单位交叉传送。3）适合于连接大量的低速设备。选择通道：1）被选中的外设采用独占方式使用通道。2）数据以成组（数据块）方式进行传输。3)精品文档 适合于连接高速外设。数组多路通道：是将前二者的优点结合在一起的一种通道结构。数组多路通道含有多个子通道，可同时执行多个通道程序，数据以成组方式进行传送。既具有多路并行操作能力，又有很高的数据传输率，可用来连接多台中高速的外设。3 画图说明存储系统的层次结构，并说明各种

8、存储器的特点。答案：存储系统的层次结构如图所示：存储器的特点：1）高速缓存：存放当前要执行的程序和数据。速度快，可与CPU速度匹配；存储容量较小。成本高。2） 主存储器：存放正在执行的程序和数据，CPU可直接访问，容量较大，速度较高，每位价格介于 高速缓存和辅存之间。3） 辅助存储器：存放当前暂不参与运行的程序和数据文件，CPU不能直接访问；容量极大而速度较 低，单位成本低。三、简答题1 试分析比较 DMA方式和中断传送方式的异同点，说明DMA方式为什麽不能替代中断方式。1 答案要点：相同点：1）两种方式均为目前在微型机中主机与外设广泛采用的信息交换方式。2）两种方式下主机和外设之间均可实现一

9、定程度的并行工作。不同点：1 ）中断传送方式是通过中断服务处理程序来完成信息交换；而DMA方式则是用硬件代替软件来实现数据的传输。2）中断传送方式不仅适合于一般的信息交换，还适合对随机事件的处理。3） DMA方式适合于高速外设和主机之间的信息交换，对高速外设采用程序中断方式传送数据往 往回丢失数据。DMA方式不能替代中断方式的原因：1）DMA方式只能用于高速外设与内存直接交换信息，却不能像中断方式那样处理随机的异常现象。精品文档2）在DMA方式的数据传输过程中，需用到中断方式。2 何为三级存储体系结构？分析采用这种结构的原因和优点？答案要点：把各种不同存储容量，不同存取速度的存储器，按一定的体

10、系结构组织起来，使所存放的程序 和数据按层次分布在各存储器中，形成一个统一整体的存储系统。由高速缓冲存储器、主存储器、辅助存 储器构成的三级存储系统可以分成两个层次，其中高速缓存和主存间称为Cache-主存存储层次，主存和辅存间称为主-辅存存储层次。这就是三级存储体系结构。采用Cache-主存存储层次的原因和优点 ：在速度方面，计算机的主存和CPU 直保持了大约一个数量级的差距。显然这个差距限制了CPU速度潜力的发挥。为了弥合这个差距，设置Cache是解决存取速度的重要方法。在 CPU和主存之间设置 Cache，构成Cache-主存层次，则从 CPU的角度看，Cache注存 层次的速度接近于

11、Cache，容量与每位价格则接近于主存。因此，解决了速度与成本之间的矛盾。采用主-辅存存储层次的原因和优点：由于成本和工艺的原因，主存的存储容量受到了限制，另一方面，系统程序、应用程序及各种信息量要求主存容量越来越大。采用“主存-辅存”存储层次，程序员可用机器指令的地址对整个程序统一编址，而不必担心程序能否在主存中放得下。虚拟空间可以比实际空间大 得多。从整体看，主辅存层次的速度接近于主存的速度，容量则接近于辅存的容量，而每位平均价格也接近于廉价的辅存平均价格，从而解决了大容量和低成本间的矛盾。3.简要说明动态RAM的各种刷新方式及其特点。答案：动态RAM的刷新方式有集中式刷新、分散式刷新、异

12、步式刷新和透明式刷新等四种方式。集中式刷新的特点：其优点是系统的存取周期不受刷新工作的影响，读写操作和刷新工作在最大刷 新周期中分开进行。因此，系统的存取速度比较高。其缺点是进行刷新时必须停止读、写操作。这对主机 而言是个“死区”分散式刷新的特点：刷新工作安排在系统的存储周期内进行，对主机而言不再有“死区”。但该方式加长了系统的存取周期，降低了整机运算速度。因此，分散方式刷新不适用于高速存储器。异步式刷新的特点：结合了上述两种方式的优点，充分利用了最大刷新间隔。对分散式刷新而言，它减少了刷新次数；对集中方式来说，主机的“死区”又缩短很多。因此，这种方式使用得比较多。 透明式刷新的特点： 该方式

13、不占用CPU时间，对CPU而言是透明的操作；但控制线路复杂。三、简答题1 简述其中两种补码加减运算判别溢出方法的工作原理。答案：以下三种方法答对其中任意两种方法即可。方法1:两个符号相同的补码数相加，如果和的符号与加数符号相反，或者符号相反的两个补码数相 减，差的符号与减数符号相同，表明运算结果溢出。方法2:两个补码数实现加减运算时，若最高数值位向符号位的进位值与符号位产生的进位输出值不 相同，则表明运算结果产生了溢出。方法3:采用双符号位方案。当两位符号位的值不相同时，则表明运算结果产生了溢出。2 字节多路通道和数组多路通道有何相同点？有何不同点?答案：相同点：设备间可并行操作不同点：字节多

14、路通道数组多路通道1）连接低速设备连接中高速设备2）以字节为单位传送以数据块为单位传送3）设备间并行操作一设备传数，其它设备只作辅助操作3 CPU中设有哪些寄存器？各寄存器的位数由何因素确定？答案要点：CPU中设有的寄存器包括运算器中的通用寄存器，程序计数器PC,指令寄存器IR，存储器地址寄存器MAR，存储器数据寄存器 MBR和状态标志寄存器等。PC和MAR的位数取决于要访问的地址空间的大小。IR的位数取决于指令字长。通用寄存器及存储器数据寄存器 MBR的位数取决于操作数（或操作数地址）的基本字长。四、计算题已知x = - 0.10101,y = +0.11011，符号用双符号位表示。求 1.

15、 X 原= ?Y原=?2 . X 补=?Y补=?3. X+Y补=？X-Y补=？并分别讨论其溢出情况。1）写出补码一位乘的运算步骤。2）与原码乘法运算有何不同？3）写出补码乘法运算器的基本部件。参考答案：已知x = - 0.10101,y = +0.11011，符号用双符号位表示。答案：1. X 原=11.10101Y原=00.110112. X 补=11.01011Y补=00.110113. X+Y补=X 补+Y补=11.01011+00.1101仁00.00110结果的两个符号位相同，无溢出。 X-Y补=X 补+-Y补=11.01011+11.00101=10.1000（结果的两个符号位不相

16、同为10,产生下 溢。2）与原码乘法运算有何不同？答案： 补码乘法：运算结果的符号位无需单独处理；而原码乘法：结果的符号位需单独处理。 原码乘法：位于乘数寄存器末位的乘数作为判断位；而补码乘法则是以乘数寄存器最末两位作判断位。 若乘数的有效尾数 n位。原码乘法须做 n次加法，n次移位；而补码乘法则需n+1次加法，n次移位。3）写出补码乘法运算器的基本部件。答案要点：所用的基本部件： 存放部分积累加和的寄存器； 存放乘数（具备移位功能）和被乘数的寄存器； 加法器； 移位器； 计数器。四、计算题已知x = 0.1011,y = -0.1101,符号用双符号位表示。求1. X+Y补二？X- Y补二？

17、并分别讨论其溢出情况。答案：1. X+Y补二X 补 +Y补二 00.1011 + 11.0011 = 11.1110，结果的两个符号位相同，无溢出。X- Y补=X 补+-Y补=00.1011+00.1101=01.1000，结果的两个符号位不相同，为01,产生上溢。四、计算题1. 已知 x=0.10101,y = 0.11011用定点补码一位乘法计算x*y补，要求写出计算步骤。答：x X y补=1.0111001001,详细运算步骤略。2. 已知 x=2-011 x 0.101100,y =2-010 x（ 0.100100 ）用浮点规格化补码加法求x+y补（阶码、尾数均用补码表示），要求写出

18、计算步骤。答：X补= 1.101 , 00.101100Y补= 1.110 , 11.011100 浮点补码格式1） 判零，对阶，X尾右移 阶码+ 1, X补=1.110 , 00.010110 求和得11.1100102）规格化X+Y尾 左移2 次 阶码-2 X+Y补=1.100, 11.001000 无溢出五、设计题采用32KX 32的RAM 芯片，构成 128K X 64的存储器。1 .画出存储器的逻辑框图。2.图中标明信号线的种类、方向、条数。答案:根据題意，存储总容竝为12KK氏故地址总线盅17 ft,而数犯宽度为64 位.现使用32KX32位RAM芯片.共需*片匚芯片木貝地址线占1

19、5忆 数据 线为32血所以采用位井联与地址串联相皓含的方法,将两个芯片井为一组,共组成4组”从-而蛇战整Q存储器,具组成逻辑阳如閤所示.其中使用片人4斤码器冰实现不同"呼器芯片组的选择UAuAq五、设计题采用4K X 8的RAM芯片，构成32K X 16的存储器。3. 画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。2 用十六进制写出该存储器占用的地址空间。答案：该存储器占用的地址空间：0000H-7FFFH （按字编址）五、设计题 试选用1M X 4的RAM芯片，构成4M X 8的存储器。完成下列各题:1 .画出存储器连线框图，图中标明信号的种类、方向和信号线的条数。n14

20、 AC£皿4TT *4 ft£51Mk4E5 '« JI2.用十六进制写出存储器占用的地址空间。答案：该存储器占用的地址空间：000000H-3FFFFFH （按字编址）六、综合应用题在模型机的数据通路上，对于指令ADD X(R i), (R2)+，回答下列问题：1 写出指令的执行流程。2 写出目的周期的全部数据通路。参考答案：答案要点：1、2)指令的执行流程及目的周期的数据通路：FTo： MtMBR tIRFTi： PC+1t PCJSTo： PCt MARJSTi： Mt MBR t CJST2： PC+It pcJST3： C+RitmarJST4：

21、 Mt MBR t cJDTo： R2t MAR; R2t a 选择器，So-3, M , DM , CPMARJ_DTi： M tMBR t d ; R/W , SMBR , MBR tb 选择器，So-3, M , DM , CPDJDT2： R2+1 tR2； R2Ta 选择器，So-3, M , Co, DM , CPR2JETo : C+D t MBRJETi : MBR t MJET2 : PCt MAR六、综合应用题在模型机的数据通路上，对于指令1 写出指令的执行流程。SUB X(Ri)，-(R2),回答下列问题:2 写出目的周期的全部数据通路。参考答案：答案要点：1、2)指令的执行流程及目的周期的数据通路:FTo:JM t MBR t IRJFTi：PC+iT PCJSTo:PCt marSTi:JMt MBR t CST2：JPC+iT PCST3：JC+Rit MARJST4：MT MBR T CJDTo:R2-iT R2；R2T a 选择器，So-3, M , Co, DM , CPR 2DTi:JR2T