邵小桃电磁兼容和PCB设计Chp7学习教案

1、会计学1邵小桃邵小桃 电磁兼容和电磁兼容和PCB设计设计(shj)Chp7第一页，共86页。第2页/共86页第二页，共86页。1. PCB 布局(bj)先难后易先大后小(1). 基本(jbn)原则均匀分布重心(zhngxn)平衡版面美观(2). 基本标准第3页/共86页第三页，共86页。要考虑PCB尺寸大小。电路板的最佳形状为矩形。长宽比为3：2成4：3。确定PCB尺寸后再确定特殊元件的位置。在通常情况下，元件都应布置(bzh)在PCB同一面上；如果需两面放置，将SMT元件放一面，DIP元件放到另一面根据电路的功能单元，预划分数字、模拟、地区域，对电路的全部元器件进行布局。强信号、弱信号、高电

2、压信号和弱电压信号要完全分开。按照电路的流程安排各个功能电路单元的位置，根据信号流向规律使布局便于信号流通，并使信号尽可能保持一致的方向。尽量减少和缩短各元器件之间的引线和连接。(3). PCB布局的技术(jsh)及要求第4页/共86页第四页，共86页。DIP元件相互距离大于 2毫米。BGA与相临元件距离大于 5毫米。阻容等贴片小元件元件相互距离大于0.7毫米。贴片元件焊盘外侧与相临插装元件焊盘外侧要大于2毫米。压接元件周围(zhuwi)5毫米不可以放置插装原器件。焊接面周围(zhuwi)5毫米内不可以放置贴装元件。集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原则。旁路电容应均匀分布

3、在集成电路周围(zhuwi)。元件布局时候，使用同一种电源的元件应考虑尽量放在一起.第5页/共86页第五页，共86页。时钟电路应位于底板或接地板的中心，不要放在输入输出端附近。振荡器或晶体要直接焊接到PCB上，不要采用插座. 用于阻抗匹配目的的阻容器件的放置，应根据其属性合理布局。在高频下工作的电路，要考虑元器件之间的分布参数。 一般电路应尽可能使元器件平行排列。尽可能缩短高频元器件之间的连线。某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量(jnling)布置在调试时手不易触及的地方。相同结构电路部分应尽可能采取对称布局位于电路板边缘

4、的元器件，离电路板边缘一般不小于2mm 第6页/共86页第六页，共86页。重量超过15g的元器件, 应当用支架加以固定，然后焊接。且应考虑(kol)散热问题。热敏元件应远离发热元件。对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑(kol)整机的结构要求。应放在印制板上方便于调节的地方。应留出印制板定位孔及固定支架所占用的位置。电路板面尺寸大于200 x150mm时应考虑(kol)电路板所受的 机械强度。 第7页/共86页第七页，共86页。低频和低速逻辑中频和中速逻辑高频和高速逻辑低速低电平高速信号管脚元器件功能(gngnng)布置图第8页/共86页第八页，共86页。2.

5、PCB分层单层板双层板多层板 考虑PCB尺寸(ch cun)大小时，也要考虑PCB的分层，即必须根据元件及功能来确定采用几层板最合适。第9页/共86页第九页，共86页。第10页/共86页第十页，共86页。高速PCB信号线各处阻抗连续(linx)PCB板上所有网络的阻抗都控制在一定范围内根据(gnj)设计要求，严格计算阻抗控制信号线的几何尺寸，并将这些设计参数与允许的误差交于PCB生产厂家光板测量 - 与PCB生产厂家协调设计规范阻抗控制(kngzh)包括：分析和测量是阻抗控制的关键!第11页/共86页第十一页，共86页。无论是双层板还是(hi shi)多层板，PCB制作中包含两种结构的传输线：

6、微带线和带状线。微带线介质材料介质材料2介质材料1(单线)微带线(Microstrip)嵌入式微带线(Embedded Microstrip)带状线介质材料介质材料单带状线(Single Stripline)双带状线(Dual Stripline)第12页/共86页第十二页，共86页。第13页/共86页第十三页，共86页。第14页/共86页第十四页，共86页。微带线贴附在介质平面并直接暴露在空气中，近似(jn s)的认 为线的上表面宽度W与下表面宽度W1近似(jn s)相等.W为线的宽度（in）H为信号线与参考(cnko)板的距离（in）T为线的厚度(in)r为平板材料的介电常数 1. 微带线

7、结构(jigu)介质材料第15页/共86页第十五页，共86页。inpFTWHCr/)8 . 098. 5ln()41. 1(67. 00线路(xinl)内电容:特性阻抗:)8 . 098. 5ln()41. 179(0TWHZr5 W 15milZ0为特性阻抗（）W为线的宽度（in）T为线的厚度(in)H为信号线与参考(cnko)板的距离（in） 微带线的传输(chun sh)延迟：)/(67. 0475. 085inpstrpd)8 .098.5ln()41.187(0TWHZr15 W电源线信号线。电源线为1.2mm2.5mm。导线的最小间距主要由最坏情况下的线间绝缘电阻(dinz)和击穿

8、电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至58mm。（4）布线(b xin)的原则如下：第55页/共86页第五十五页，共86页。印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。尽量避免使用大面积铜箔，必须用大面积铜箔时，最好用栅格状专用零伏线，电源线的走线宽度1mm；电源线和地线尽可能靠近，整块印刷板上的电源与地要 呈“井”字形分布，以便使分布线电流达到均衡。焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径(wi jn)D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。第56页/

9、共86页第五十六页，共86页。高频走线应减少使用过孔连接。所有信号走线远离晶振电路。晶振走线尽量(jnling)短,与地线回路相靠近。如有可能，晶振外壳接地。晶振 inclusion of guard trace around circuit （5） High threat signal 布线(b xin)原则High frequencyFast rise and/or fall timeHigh voltage swingSwitching high current 第57页/共86页第五十七页，共86页。(6) 时钟电路(dinl)的布线电路板所有(suyu)电路加电 仅给时钟(shzhn

10、g)电路加电 第58页/共86页第五十八页，共86页。如果在外层布时钟走线，将地平面和外层相邻，以最小化噪声；如果在内层布时钟走线，使用两个参考平面将这个信号层夹在中间；应当把电阻的位置放在最顶层靠近时钟元件的输出头处，电阻的另一端直接引入内部布线层，接地平面排列在电源层之上；时钟线要尽量避免换层，不要采用多层布线。因为高频辐射电流不会随着时钟线一起跳，它会导致不连续性而产生串扰和电磁辐射；如果采用六层板以上时，不要把时钟线安排在底层(d cn)，也不要把时钟布线层放在地层和电源层之下；在临近的布线层不要把其它走线靠近，或直接布在时钟线下，或经过时钟振荡区。（a） 确定(qudng)布线层第5

11、9页/共86页第五十九页，共86页。尽量减小连线长度，避免由于层间时钟跳线造成的镜像平面不连续而破坏了镜像线条的磁通对消；或由于开关(kigun)元件动作，在镜像平面上产生的峰值浪涌电流。（b） 设计不同(b tn)层间的跳线部位时钟信号走线上不要使用过孔，过孔会导 致阻抗(zkng)变化和反射；第60页/共86页第六十页，共86页。根据走线阻抗和终端匹配(ppi)要求，选择时钟走线采用微带线还是带状线；（c） 设计走线阻抗(zkng)和终端匹配电路如果时钟信号(xnho)需要由主板引到子板上，时钟线应布置在远离其它引线处并直接接到连接器上，最好采用点到点的布线方式。时钟信号走线要尽可能直，使

12、用圆弧形拐角或450过渡脚代替使用直角；对时钟信号使用合理的终端以达到最小反射；第61页/共86页第六十一页，共86页。（d） 时钟(shzhng)走线的保护对在一个充满噪声的环境中的系统时钟走线进行隔离和保护，以免受其它电磁干扰源的干扰，PCB内的地保护走线必须沿着关键信号(xnho)的线路布放，而且保护线路的两端都必须连接到地。第62页/共86页第六十二页，共86页。2. 单端布线(b xin)：Daisy Chain - with Stubs - without StubsStar Routing Serpentine Routing （蛇状）第63页/共86页第六十三页，共86页。（1

13、） Daisy Chain Routing with Stubs第64页/共86页第六十四页，共86页。（2） Daisy Chain Routing without Stubs第65页/共86页第六十五页，共86页。（3） Star Routing 第66页/共86页第六十六页，共86页。4. Serpentine Routing （蛇状）第67页/共86页第六十七页，共86页。第68页/共86页第六十八页，共86页。1. 多层板的分层结构(jigu)PCB的叠层设计有一下三方面决定：PCB目标成本制造(zhzo)技术所要求的布线通道- 四层板- 六层板- 八层板- 十层板 . 第69页/共

14、86页第六十九页，共86页。功能(gngnng)和功能(gngnng)区的划分抑制噪声的要求信号分类线条和节点数阻抗控制元件密度总线布置PCB的层数的选取和安排由以下(yxi)方面决定：第70页/共86页第七十页，共86页。6 Layer Board Stackup 1 Signal 12 Ground3 Power6 Signal 4Only safe routing LayerPoor noise margins on signal 2 3 and 4 since power flux must migrate through signal 2 to ground 3 Signal 24

15、Signal 3Poor power plane impedance Poor flux cancellation for signal 3 and 41 Signal 12 Ground3 Power4 Signal 2Best Layer for flux cancellation Use Smallest distance for lowest power impedance (0.0040.006) May exhibit poor flux cancellation 4 Layer Board Stackup 第71页/共86页第七十一页，共86页。1 Signal 13 Groun

16、d4 Power6 Signal 42 Signal 25 Signal 3Poor flux cancellationPoor flux cancellationGood flux cancellationLower power impedance between plane and groundPoor flux cancellationCase 2:4 routing layer;2 planes6 Layer Board Stackup 第72页/共86页第七十二页，共86页。Case 3:1 Signal 12 Ground4 Power6 Signal 3Excellent rou

17、ting Layer (X)3 Signal 25 GroundGood flux cancellation X-Y paired traceExcellent routing Layer (Y) Lower power impedanceGood flux cancellationFill material coax6 Layer Board Stackup 3 routing layer;3 planes第73页/共86页第七十三页，共86页。8 Layer Board Stackup 1 Signal 13 Ground6 Power5 Signal 4Excellent routing

18、 Layer (X)2 Signal 2 X-Y paired traceExcellent routing Layer (Y) Poor noise margin on signal 5 & 6 since power flux must migrate through signal 3 &4 to ground8 Signal 67 Signal 54 Signal 3Poor flux cancellation第74页/共86页第七十四页，共86页。Case 2:8 Layer Board Stackup 1 Signal 12 Ground5 Power6 Signal

19、 3Excellent routing Layer (X)3 Signal 2 X-Y paired trace8 Signal 4Excellent flux cancellation between power and ground4 Ground7 GroundFill 1Fill 2Excellent routing Layer (Y)Excellent routing Layer (X)Excellent routing Layer (Y) X-Y paired trace4 routing layer;4 planes第75页/共86页第七十五页，共86页。10 Layer Boa

20、rd Stackup 1 Signal 12 Ground6 Power8 Signal 5Excellent routing Layer (X)3 Signal 2 X-Y paired trace10 Signal 6Excellent flux cancellation between power and ground5 Ground9 GroundFill 1Fill 2Excellent routing Layer (Y)Excellent routing Layer (X)Excellent routing Layer (Y) X-Y paired trace4 Signal 3E

21、xcellent routing Layer (X/Y)7 Signal 4Poor flux cancellation routing Layer第76页/共86页第七十六页，共86页。叠层叠层123456789102层层S1和地和地S2和和电源电源4层层S1地地电源电源S26层层S1S2地地电源电源S3S46层层S1地地S2S3电源电源S46层层S1地地S2电源电源地地S38层层S1S2地地S3S4电源电源S5S68层层S1地地S2地地电源电源S3地地S410层层S1地地S2S3地地电源电源S4S5地地S610层层S1S2电源电源1地地S3S4地地电源电源2S5S6第77页/共86页第七十七页，共86页。层（ Layer ）过孔（via）(1) 尽量少用过孔(2) 需要的载流量越大，过