微机原理课程设计---产生正弦波

1、微机原理与接口技术课程设计报告书题目题目: 产生正弦波产生正弦波姓名：姓名：班级：班级：指导教师：指导教师： 设计时间：设计时间：20122012 年年 5 5 月月 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 2 -目 录1.引言.1.1.背景和编写目的.1.2.术语与缩写.2 系统组成.3.硬件电路设计.3.1 8259A 模块：.3.2 DAC0832 模块.3.3 8086CPU 模块.3.4 8253 模块.4 软件编程.4.1 源程序设计及程序代码4.2 正弦波波产生的框图. .5.系统调试6.设计日程7.课程设计体会.8.参考文献.9 附录.总电路图. . 数学与

2、计算机学院接口设计报告书GRADE：第 页 共 页- 3 -1 1、引言引言11 背景和编写目的微机原理与接口技术是一门很有趣的课程，任何一个计算机系统都是一个复杂的整体，学习计算机原理是要涉及到整体的每一部分。讨论某一部分原理时又要涉及到其它部分的工作原理。这样一来，不仅不能在短时间内较深入理解计算机的工作原理，而且也很难孤立地理解某一部分的工作原理。所以，在循序渐进的课堂教学过程中，我总是处于“学会了一些新知识，弄清了一些原来保留的问题，又出现了一些新问题”的循环中，直到课程结束时，才把保留的问题基本搞清楚。微机应用系统设计与综合实验是对所学课程内容全面、系统的总结、巩固和提高的一项课程实

3、践活动。学习该门课程知识时，其思维方法也和其它课程不同，该课程偏重于工程思维，其创造性劳动在于如何用计算机的有关技术和厂家提供的各种芯片，设计实用的电路和系统，再配上相应的应用程序，完成各种实际应用项目。应用内容主要包括微型计算机体系结构、8086 微处理器和指令系统、汇编语言设计以及微型计算机各个组成部分介绍等，通过这些设计以便使我们对微机原理中的基本概念有较深入的了解，能够系统地掌握微型计算机的结构、8086 微处理器和指令系统、汇编语言程序设计方法、微机系统的接口电路设计及编程方法等，并提高综合运用所学知识分析问题和解决问题的能力。在设计时必须用模数转换器即 A/D 转换器将模拟信号变成

4、数字量后才能送入计算机进行处理。而计算机处理后的结果也必须通过数模转换器即 D/A 转换器转换成模拟量后，结果在用 proteus 7.6 SP4 软件仿真时显示波形和记录下来。可见模数或数模转换在构成一个控制系统中起着非常重要的作用。可以使我们加深对该转换过程的认识和理解，有利于以后的学习及设计一个控制系统。 12 术语和缩写优先权判别器 PR:用于管理和识别各中断源的优先级别 。通常,IR0 优先权最高，IR7 优先权最低 。级联缓冲器/比较器：实现多个 8259A 的级联。主要信号 CAS0-CAS2 和 CAS0-CAS2：级联信号，级联方式时，一个 8259A 为主片，最多能带动 8

5、 个 8259A 从片，控制64 个中断级。具有双重功能：当 8259A 工作于非缓冲方式时，它作为输入信号，规定该芯片是主片（SP=1）还是从片(SP=0);当工作于缓冲方式时，它作为输出信号 EN 控制缓冲器的传送方向。DAC0832：DAC0832 是 8 分辨率的 D/A 转换集成芯片。与微处理器完全兼容。这个 DA 芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。2、系统组成、系统组成 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 4 -8253 定时器定时电路 8259中断电路 D/A转换器8086CPU键盘示波器译码器3.3.硬件设

6、计硬件设计1.8259A 模块： 8259A 的主要功能如下： 一片 8259A 可以接受并管理 8 级可屏蔽中断请求，通过 9 片 8259A 级联可扩展至 64 级可屏蔽中 断优先控制。 对每一级中断都可以通过程序来屏蔽或允许。 在中断响应周期，8259A 可为 CPU 提供相应的中断类型码。 具有多种工作方式，并可通过编程来加以选择。 8259A 芯片可以接最多 8 个中断源，但由于可以将 2 个或多个 8259A 芯片级连，并且最多可以级连到 9 个，所以最多可以接 64 个中断源。通过 8259A 可以对单个中断源进行屏蔽。 数学与计算机学院接口设计报告书GRADE：第 页 共 页-

7、 5 - DD07 8086CPU RD WRA0 数据总线缓冲器级联缓冲/比较器读/写逻辑 控制逻辑中断请求寄存器(IRR）优先级分析器（PR）内部服寄存器(ISR）中断屏蔽寄存器 （ IRM ）CSCAS0CAS1CAS2ENSP/INTIR0IR1IR2IR3IR4IR5IR6IR7内部总线INTA 图 8-7 8259 功能框图在一个 8259A 芯片有如下几个内部寄存器：中断屏蔽寄存器（ IMR）：8 位寄存器，存放 CPU 发出的按位屏蔽信号，置 1 的位将使相应中断级被屏蔽 ,8259A 对其中断请求不予理睬 ,用户可以编程实现中断服务寄存器（ ISR）：8 位寄存器，用来存放当

8、前正在处理的所有中断级 . 如 CPU 正在处理 IR1 的中断请求 ,则 IR1 被置 1. 当系统中只有一个 8259A 芯片时,ISR 中 1 的位数表示多重中断的数量 .中断请求寄存器（IRR）：8 位寄存器，接收来自 IR0IR7 的中断请求信号，每级对应一位,有中断请求时对应位置 1.2. DAC0832 模块D/A0832 引脚图及逻辑结构图如下所示： 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 6 - 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 7 - DAC0832 引脚功能说明： DI0DI7：数据输入线，TLL 电平。 ILE：数据锁存允许

9、控制信号输入线，高电平有效。 CS：片选信号输入线，低电平有效。 WR1：为输入寄存器的写选通信号。 XFER：数据传送控制信号输入线，低电平有效。 WR2：为 DAC 寄存器写选通输入线。 Iout1:电流输出线。当输入全为 1 时 Iout1 最大。 Iout2: 电流输出线。其值与 Iout1 之和为一常数。 Rfb:反馈信号输入线 ,芯片内部有反馈电阻 。 Vcc:电源输入线(+5v+15v)。Vref:基准电压输入线 (-10v+10v)。 AGND:模拟地,摸拟信号和基准电源的参考地 。 DGND:数字地,两种地线在基准电源处共地比较好 。DAC 0832 由两个 8 位寄存器和一

10、个 8 位的 D/A 转换器组成，使用两个寄存器的好处是可以进行两次缓冲操作，以至能简化某些应用系统中的硬件接口电路设计。D/A 转换器由 8 位输入锁存器、 8 位 DAC 寄存器、8 位 D/A 转换电路及转换控制电路构成。DAC0832 的工作方式：根据对 DAC0832 的数据锁存器和 DAC 寄存器的不同的控制方式，DAC0832 有三种工作方式：直通方式、单缓冲方式和双缓冲方式。 DAC0832 引脚功能电路应用原理图 DAC0832 是采样频率为八位的 D/A 转换芯片，集成电路内有两级输入寄存器，使 DAC0832 芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需

11、要。所以这个芯片的应用很广泛,关于 DAC0832 应用的一些重要资料见下图： D/A 转换结果采用电流形式输出。若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。运放的反馈电阻可通过 RFB 端引用片内固有电阻，也可外接。DAC0832 逻辑输入满足 TTL 电平，可直接与 TTL 电路或微机电路连接。 3.8086CPU 模块 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 8 - 两种工作方式功能相同的引脚 （1）AD15 AD0：地址/数据总线，双向，三态。 （2）A19/S6A16/S3：地址/状态信号，输出，三态。 （3）BHE(低)/S7：允许总线高

12、 8 位数据传送 /状态信号，输出，三态。 （4）READ：读信号，输出，三态，低电平有效。 信号低电平有效时，表示 CPU 正在进行读存储器或读 I/O 端口的操作。 （5）READY：准备就绪信号，输入，高电平有效。 READY 信号用来实现 CPU 与存储器或 I/O 端口之间的时序匹配。 （6）INTR：可屏蔽中断请求信号，输入，高电平有效。 （7）TEST：等待测试控制信号，输入，低电平有效。 （8）NMI：非屏蔽中断请求信号，输入，高电平有效。 （9）RESET：复位信号，输入，高电平有效。 （10）CLK：时钟信号，输入。 （11）VCC 电源输入引脚。 8086 CPU 采用单

13、一 5V 电源供电。 （12）GND：接地引脚。 （13）MIN/MAX：最小/最大模式输入控制信号。 引脚用来设置 8086 CPU 的工作模式。当为高电平（接 5V）时，CPU 工作在最小模式；当为低电平（接地）时， CPU 工作在最大模式。 1. 最小模式：用于单机系统，系统中所需要的控制信号全部由 8086 直接提供。在最小系统中，除了 8086CPU、存储器、以及 I/O 接口芯片外，还包括：一片 8284A,作为时钟频率；三片 8282/8283 或 74LS373，作为地址锁存器；二片 8286/8287 或 74LS245，作为双向数据总线收发器。2 总线读周期 8086CPU

14、 进行存储器或 I/O 端口读操作时，总线进入读周期，时序如下： 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 9 - 时钟周期 T：CPU 工作的时间脉冲。由时钟发生电路提供，每个时间脉冲的间隔时间为时钟周期。总线周期： 每 4 个时钟周期完成一次总线操作，即一个操作数的读/写操作，称为总线周期。 指令周期：完成一条指令的时间，由整数个总线周期构成，指令功能不同其指令周期长度不等。等待周期 TW：当被操作对象无法在 3 个时钟周期内完成数据读写操作时，在总线周期中插入等待周期。 空闲周期 TI：无总线操作时进入空闲周期，插入的个数与指令有关。4.8253 模块 数学与计算机学院

15、接口设计报告书GRADE：第 页 共 页- 10 -8253 的主要功能： 1、一个芯片上有三个独立的 16 位计数器通道 2、每个计数器的内部结构相同，可通过编程手段设置为 6 种不同的工作方式来进行定时/计数 3、每个计数器在工作过程中的当前计数值可被 CPU 读出8253 内部编程结构1计数器/定时器 8253 特点： 三个通道，可单独使用2片内寻址3A1 A0= 00、01、10、114对应：通道 0、1、2 和控制口地址5工作方式：6 种8253内部结构图如下：1、数据总线缓冲器往计数器设置计数初值；从计数器读取计数值；往控制寄存器设置控制字。2、读/写逻辑电路 A1 A0：端口选择

16、 0 0：通道 0（0 号计数器） 0 1：通道 1（1 号计数器） 1 0：通道 2（2 号计数器） 1 1：控制字寄存器 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 11 -8253 中各通道可有 6 种可供选择的工作方式， 以完成定时、计数或脉冲发生器等多种功能。8253 的各种工作方式如下： 1.方式 0：计数结束则中断 工作方式 0 被称为计数结束中断方式，它的定时波形如图9.3.4 所示。当任一通道被定义为工作方式 0 时， OUTi 输出为低电平；若门控信号 GATE 为高电平，当CPU 利用输出指令向该通道写入计数值WR#有效时，OUTi 仍保持低电平，然后计数

17、器开始减“1”计数， 直到计数值为 “0” ，此刻 OUTi 将输出由低电平向高电平跳变，可用它向 CPU 发出中断请求， OUTi 端输出的高电平一直维持到下次再写入计数值为止。 在工作方式 0 情况下，门控信号 GATE 用来控制减 “1”计数操作是否进行。当GATE=1 时，允许减“1”计数；GATE=0 时，禁止减“1”计数； 计数值将保持 GATE有效时的数值不变， 待 GATE 重新有效后，减 “1”计数继续进行。 显然，利用工作方式 0 既可完成计数功能， 也可完成定时功能。当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLKi 端输入， 由它对计

18、数器进行减 “1”计数，直到计数值为 0，此刻 OUTi 输出正跳变， 表示计数次数到。当用作定时器时，应把根据要求定时的时间和CLKi 的周期计算出定时系数，预置到计数器中。从 CLKi，输入的应是一定频率的时钟脉冲，由它对计数器进行减 “1”计数， 定时时间从写入计数值开始，到计数值计到 “0”为止，这时 OUTi 输出正跳变，表示定时时间到。 有一点需要说明，任一通道工作在方式0 情况下， 计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。 2.方式 1：单脉冲发生器 工作方式 1 被称作可编程单脉冲发生器，其定义波形如图9.3.5。进入这

19、种工作方式， CPU 装入计数值 n 后 OUTi 输出高电平， 不管此时的 GATE 输入是高电平还是低电平， 都不开始减“1”计数，必须等到 GATE 由低电平向高电平跳变形成一个上升沿后，计数过程才会开始。与此同时， OUTi 输出由高电平向低电平跳变，形成了输出单脉冲的前沿，待计数值计到 “0” ， OUTi 输出由低电平向高电平跳变，形成输出单脉冲的后沿， 因此，由方式 l 所能输出单脉冲的宽度为 CLKi 周期的 n 倍。 如果在减“1”计数过程中， GATE 由高电平跳变为低电乎，这并不影响计数过程，仍继续计数；但若重新遇到 GATE 的上升沿，则从初值开始重新计数， 其效果会使

20、输出的单脉冲加宽。4.4.软件编程软件编程4.14.1 正弦波产生的框图： 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 12 -4.2 源程序设计及程序代码CODE SEGMENGT ASSUME CS:CODE,DS:CODE,ES:CODE ORG 3400 H8: JMPP8259 TABLE DB 80H+00H, 80H+21H, 80H+40H, 80H+5AH, 80H+6EH, 80H+7FH DB 80H+6EH, 80H+5AH, 80H+40H, 80H+21H, 80H+00H, 80H-21H DB 80H-40H, 80H-5AH, 80H-6EH,

21、 80H-80H, 80H-6EH, 80H-5AH DB 80H-40H, 80H-21H Port0 EQU 0FFE0H Port1 EQU 0FFE1H DAPORT EQU 0FFE4H -中断向量表初始化和8253初始化- P8259:CLI MOV AX,OFFSET INT8259 MOV BX,003CH MOV BX,AX MOV BX,003EH MOV AX,0000H MOV BX,AX CALL FOR8259 MOV SI,0000H 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 13 - STI P8253:MOV DX,0FFEBH MOV AL

22、,34H OUT DX,AL MOV DX,0FFE8H MOV AL,33H OUT DX,AL MOV AL,01H OUT DX,AL XOR BX,BX MOV SI,OFFSET TABLE AGAIN:JMP AGAIN -中断服务程序- INT8259:CLI MOV DX,DAPORT MOV AL,SI+BX OUT DX,AL INC BX CMP BX,20 JNZ XX59 XOR BX,BX XX59: MOV AL,20H MOVDX,Port0 OUT DX,AL STI IRET -8259初始化- FOR80259:MOV AL,13H MOV DX,Port0 OUT DX,AL MOV AL,08H MOV DX,Port1 OUT DX,AL MOV AL,09H OUT DX,AL MOV AL,7FH,IRQ7 OUT DX,AL RET COED ENDS END H8 数学与计算机学院接口设计报告书GRADE：第 页 共 页- 14 -5.5.系统调试系统调试该系统经调试应产生一正弦波，但是因能力有限等种种原因最终导致调试失败，因此无结果产生。6.设计日程设计日程2012 年 3 月底完成选题，交开题报告 2012 年 4 月查阅相关资料2012