EDA技术实验指导书_2012

1、数字系统EDA技术实验指导书EDA课程组序 言EDA技术及应用实验指导书是与理论课程EDA技术及应用配套开出的，是电子信息类专业的一门专业实验课程，对电子信息类专业的学生具有非常重要的作用。本实验课与理论课同时进行，同学们在做本实验之前必须具备以下的基础知识：1、数字电路的基础知识；2、电子计算机常用操作系统的使用方法；3、一定的英语基础；4、必须有一定的理论知识做基础，与理论课同时进行。PLD（可编程逻辑器件）是与ISP（在系统可编程）技术和EDA（电子设计自动化）工具紧密结合、同时进行的。它代表了数字系统设计领域的最高水平，给数字电路的设计带来了革命性的变化。从70 年代第一片可编程逻辑器

2、件PROM的诞生到现在的CPLD/FPGA，数字系统的设计发生了本质的变化。从传统的对电路板的设计到现在的基于芯片的设计，使得数字系统设计的效率大大提高，产品更新速度大大加快，设计周期大大变短。本实验不同于其它实验，他的实验手段和实验方法都有了重大的变化，主要体现在以下几个方面：1、实验方法不同本实验是在PC、实验箱和相关软件搭配成的专用实验平台上，用原理图或文本进行输入，按以下流程反复对设计源文件进行修改，直到其设计满足要求为止。修改修改修改编写源文件编译仿真下载修改系统测试2、本实验课的目的学生学习完本实验课后，应达到如下的要求：1）能熟练使用本实验的配套EDA软件Mux+plus；2）掌

3、握PLD 芯片的基本使用方法，能用现代数字系统的设计方法进行基本的数字系统设计；3）掌握图形编辑和VHDL文本编辑两种设计方法，重点是VHDL文本编辑；4）具备基本的开发能力，为后续学习打下坚实的基础。实验规则为了维护正常的实验教学次序，提高实验课的教学质量，顺利的完成各项实验任务，确保人身、设备安全，特制定如下实验规则：一、实验前必须充分预习，完成指定的预习内容，并写出预习报告，预习要求如下：1、认真阅读本实验指导书，分析掌握本次实验的基本原理；2、完成各实验预习要求中指定的内容；3、熟悉实验任务。二、实验时，认真、仔细的写出源程序，进行调试，有问题向指导老师举手提问；调试成功准备下载时，必

4、须请示指导老师，得到允许方可下载。三、实验时注意观察，如发现有异常现象（电脑故障或实验箱故障），必须及时报告指导老师，严禁私自乱动。四、实验过程中应仔细观察实验现象，认真记录实验数据、波形、逻辑关系及其它现象，记录的原始结果必须经指导教师审阅签字后，方可离开。五、自觉保持实验室的肃静、整洁；实验结束后，必须清理实验桌，将实验设备、工具、导线按规定放好，并填写仪器设备使用记录。六、凡有下列情况之一者，不准做实验：1、没有写预习报告者；2、实验开始后迟到10 分钟以上者；3、实验中不遵守实验室有关规定，不爱护仪器，表现不好而又不服从管理教育者；七、实验后，必须认真作好实验报告，下次实验时交实验指导

5、老师批阅。没交实验报告者，在规定时间里必须交给实验指导老师，否则视为缺做一次实验。八、一次未做实验，本实验课成绩视为不及格，原则上与下一届学生进行重修。以上实验规则，请同学们自觉遵守，并互相监督。注意：请参加实验的同学每次实验后将自己的源程序拷贝备用。数字系统实验室仪器设备操作规程1、 指导教师或实验工作人员应密切注视实验人员的操作行为，如发现不按操作规程办事，或随意乱动室内的仪器设备，应予以制止；2、 进行本实验的学生，应具备一定的电脑知识，基本熟悉windows操作系统的应用；3、 实验前，学生应在实验教师的指导下，学习实验软件max+plus软件的基本使用方法，了解数字逻辑实验箱的使用方

6、法，并在实验中逐步熟悉；4、 本实验室的仪器设备较贵重，严禁随意乱动；严禁在电脑上私设密码；实验时，必须按实验程序进行；5、 实验中，对于学生使用的各种仪器、仪表及实验连线，必须经实验指导教师审查确认后，方可接通电源；通电后，应随时观察是否正常工作，如发现异常情况，应立即切断电源，并报告指导教师，在故障未排除之前，严禁强行通电，否则后果自负；6、 学生在指定桌上实验，除本桌仪器外，不得擅自取用其它仪器设备；如确需要取用，须经指导教师同意；7、 实验过程中，如发现损坏仪器设备、仪表工具，或软件不能正常使用等情况，应立即报告指导教师或实验工作人员；8、 实验完毕后，实验人员应清点好实验所用的一切仪

7、器设备，并经实验指导教师同意后方可离开；9、违规操作损坏的设备，除照价赔偿外，并给予相应的纪律处分。实验一 八位全加器的设计一、 预习内容1. 结合教材中的介绍熟悉MAX+PLUS软件的使用及设计流程；2. 八位全加器设计原理。二、实验目的3. 图形设计方法二、实验目的1. 掌握图形设计方法；2. 熟悉MAX+PLUS软件的使用及设计流程；3. 掌握全加器原理，能进行多位加法器的设计。三、实验器材三、 实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、实验要求 1、用VHDL设计一个四位并行全加器； 2、用图形方式构成一个八位全加器的顶层文件； 3、完成八位全加器

8、的时序仿真。五、实验原理与内容1、原理：加法器是数字系统中的基本逻辑器件。例如：为了节省资源，减法器和硬件乘法器都可由加法器来构成。但宽位加法器的设计是很耗费资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度等两方面的问题。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。实验表明，4 位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样，多位数加法

9、器由4 位二进制并行加法器级联构成是较好的折中选择。因此本实验中的8 位加法器采用两个4位二进制并行加法器级联而成。2、实现框图： 1）四位加法器 四位加法器可以采用四个一位全加器级连成串行进位加法器，实现框图如下图所示，其中CSA为一位全加器。显然，对于这种方式，因高位运算必须要等低位进位来到后才能进行，因此它的延迟非常可观，高速运算肯定无法胜任。通过对串行进位加法器研究可得：运算的延迟是由于进位的延迟。因此，减小进位的延迟对提高运算速度非常有效。下图是减少了进位延迟的一种实现方法。可见，将迭代关系去掉，则各位彼此独立，进位传播不复存在。因此，总的延迟是两级门的延迟，其高速也就自不待言。2）

10、八位加法器用两个并行四位加法器实现一个八位加法器的框图如下：六、实验步骤1、 用VHDL语言或图形输入法设计一个并行四位全加器；2、 利用步骤一得到的四位全加器使用图形输入法实现一个8位全加器；3、 对最后的顶层文件进行编译、仿真；4、 如果时间有余可以直接设计一个八位的串行全加器，比较上述两种方法 综合后的不同（主要从消耗资源和运算速度考虑）。七、实验报告1、写出实验源程序，并附上综合结果和仿真波形；2、分析实验结果；3、 心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自己的实验效率和实验水平等

11、等。4、完成实验思考题。八、问题及思考试设计一由8 位二进制加法器为基本元件构成的8位减法器。提示：根据二进制数相减等于补码相加的原理，将减数的每一位取反，同时将加法器的借位输入置为高电平（这种方法占用资源最少）。注意：这种结构的减法器，其溢出或借位的输出电平为0。实验二 用七段LED显示8421BCD码的VHDL设计一、预习内容1、 结合附录一了解EDA实验箱的原理；2、 七段LED显示原理；3、 怎样用VHDL实现8421BCD码在七段LED数码管上显示。二、实验目的实验目的1. 了解VHDL进行EDA设计的基本步骤；2. 学会用MAX+PLUS进行时序仿真；3. 了解EDA实验箱的基本功

12、能；三、实验器材验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、实验要求1. 用VHDL设计具有清除端、使能端，计数范围为0-999的计数器设计。输出为8421BCD码；2. 用VHDL设计七段LED译码显示电路；3. MAX+PLUS进行时序仿真；4. 下载该程序验证程序是否正确；5. 请事先准备一个软盘或优盘，本实验程序需要保存，后面实验需要用到。五、实验原理与内容1、 8421BCD编码 在数字系统中常用四位二进制代码来表示一位十进制数字0、1、2、9，称之为二十进制代码，即BCD码。将十进制数编成BCD码的电路，称为称二十进制（BCD）编码器。二-十进制编

13、码的方案很多，若BCD编码器采用8421编码方案，称为8421BCD编码器。2、 七段译码器下图为译码器逻辑图，请按图进行连线。其中A，B，C，D 接拨号开关，a，b，c，d，e，f，g 接数码显示接口，管脚映射均为I/O 口，映射后，通过拨号开关改变输入二进制码，则输出数码管上显示相应的数值。3、 译码器真值表数值输入输出ABCDabCdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101

14、110111B10110011111C11001001110D11010111101E11101001111F11111000111六、实验步骤1、写出七段译码器和具有清除端、使能端，计数范围为0-999的计数器的VHDL源程序，编译通过；2、进行波形仿真；3、选定器件、映射管脚、编译、下载。七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自的实验效率和实验水平等等。4、完成实验思考题。八、问题及思考如果要求译出09和，程

15、序该如何修改呢？实验三 扫描显示电路设计一、预习内容 1、什么是扫描显示； 2、怎样实现数码显示； 3、写出原理草图，写出源程序。二、 实验目的实验目的1、进一步熟悉用VHDL进行EDA设计方法；2、本实验与实验二的不同之处在八个数码管都要稳定地显示；3、进一步了解EDA实验箱的基本功能；三、 实验器材实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、 实验要求五、1、用VHDL设计一个扫描显示电路，使得八个数码管能同时显示（要求显示的值为自己的学号+100，如学号为1，则数码管显示101，多出的数码管全显示0），然后编译、仿真；2、下载该程序，验证程序是否正确。

16、3、请事先准备一个软盘或优盘，本实验程序需要保存，后面实验需要用到。五、实验原理与内容数码显示板上一共有8 个数码管，如果按照传统的数码管驱动方式（静态扫描方式），则需要8 个七段译码器进行驱动，这样既浪费资源，有时电路工作也不可靠。所以现在最常见的数码管驱动电路已经不用上述的静态扫描方式了，而是采用动态扫描显示的方式，这种方式只需一个译码器就可以实现电路正常、可靠的工作，这样大大节省资源。动态数码扫描显示方式是利用了人眼的视觉暂留效应，把八个数码管按一定顺序（从左至右或从右至左）进行点亮，当点亮的频率（即扫描频率）不大时，我们看到的是数码管一个个的点亮，然而，当点亮频率足够大时，我们看到的不

17、再是一个一个的点亮，而是全部同时显示（点亮），与传统方式得到的视觉效果完全一样。因此我们只要给数码管这样一个扫描频率，那么就可以实现两个以上的数码管同时点亮。而这个频率我们可以通过一个计数器来产生，只要计数频率足够大，就可以实现我们的要求。事实上，因为数码管点亮不是瞬间就可以的，它也需要一定的时间，该时间与数码管的选择有关系。为了折中这一对矛盾，实验中一般可将计数频率选择在100Hz左右肯定可以满足上述两个要求。动态数码扫描显示的硬件电路设计要求是：对共阴数码管，将其公共端阴极接三八译码器的输出，三八译码器的输入为位选信号输入；将8 个（或更多）的数码管的相同段接在一起，然后引出。原理图如下：

18、六、实验步骤六、实验步骤1、调出实验二的源程序，检查是否正确；2、修改实验二程序实现0999的8421BCD码，并将结果通过数码管显示；3、编译、仿真程序；4、下载程序判断是否正确。七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自的实验效率和实验水平等等。4、完成实验思考题。八、问题及思考扫描在视频显示中的应用。实验四 数字频率计的设计及实现一、预习内容1、什么是数字频率计；2、数字频率计实现原理；3、写出原理草图和源程

19、序。二、实验目的二、实验目的1、学会数字频率计的设计方法；2、掌握自顶向下的设计方法，体会其优越性。三、实验器材三、实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、实验要求1、用VHDL完成8位数字频率计的设计, 该频率计要求频率测量范围：1 Hz 20 MHz；测量误差0.1%；具有清零复位功能；频率测量结果用八位数码管稳定显示；2、用实验系统箱实现该频率计，并用数码管显示所测的频率值。五、实验原理与内容1、测频原理若某一信号在T秒时间里重复变化了N 次，则根据频率的定义可知该信号的频率fs 为：fs=N/T 通常测量时间T取1秒或它的十进制时间。频率计方框图

20、如下：1）时基T 产生电路：提供准确的计数时间T。晶振产生一个振荡频率稳定的脉冲，通过分频整形、门控双稳后，产生所需宽度的基准时间T的脉冲，又称闸门时间脉冲。注意：分频器一般采用计数器完成，计数器的模即为分频比。2）计数脉冲形成电路：将被测信号变换为可计数的窄脉冲，其输出受闸门脉冲的控制。3）计数显示电路：对被测信号进行计数，显示被测信号的频率。计数器一般采用多位10 进制计数器；控制逻辑电路控制计数的工作程序：准备、计数、显示、复位和准备下一次测量。2、具体实现：1) 测频控制逻辑电路（以1 秒为例）2） 产生一个1秒脉宽的周期信号；3） 对计数器的每一位计数使能进行控制；4） 完成下一次测

21、量前的计数器复位；以下是一种可能的时序关系：5） 10 进制计数器要求具有计数使能端CNTEN、复位端CLR、进位输出端CO。3、元件例化图（方框图）：注意：用8个十进制计数器实现1MHz 计数。六、实验步骤六、实验步骤1、画出实验原理方框图；2、设计各个元件；3、进行元件例化；4、下载程序，查看数码管显示的频率是否和待测的频率相同。七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自的实验效率和实验水平等等。4、完成实验思

22、考题。八、问题及思考1、怎样实现测频范围的扩大；2、怎样提高测量的精确度。选作实验 序列发生器和检测器的设计一、预习内容1、预习序列发生器和检测器的基本工作原理；2、画出实验原理草图；3、写出实验的基本步骤和源程序。二、实验目的1、掌握序列发生器和检测器的工作原理；2、学会用状态机进行数字系统设计。三、实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干四、 实验要求1、 连续完成一个“10001110”序列和九个非“10001110”序列的发生；2、 检测“10001110”序列，当检测到该序列后点亮EDA实验箱的LED灯；3、 注意为了点亮LED灯，时钟频率不要选择

23、太高，可以选择几十赫兹的频率。五、实验原理和实验内容1、 序列发生器原理在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，产生序列信号的电路称为序列信号发生器。本实验要求产生一串序列“10001110”。该电路可由计数器与数据选择器构成，其结构图如下，其中的锁存输出的功能是为了消除序列产生时可能出现的毛刺现象：Clock计数器序列产生（数据选择器）锁存输出2、序列检测器的基本工作过程：序列检测器用于检测一组或多组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于

24、这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。方框图如下：3、状态机的基本设计思想：在状态连续变化的数字系统设计中，采用状态机的设计思想有利于提高设计效率，增加程序的可读性，减少错误的发生几率。同时，状态机的设计方法也是数字系统中一种最常用的设计方法。一般来说，标准状态机可以分为摩尔（Moore）机和米立（Mealy）机两种。在摩尔机中，其输出仅仅是当前状态值的函数，并且仅在时钟上升沿到来时才发生变化。米立机的输出则是当前状态值、当前输

25、出值和当前输入值的函数。本实验要从一串二进制码中检测出一个已预置的8位二进制码10001110，每增加一位二进制码相当于增加一个状态，再加上一个初始态，用9个状态可以实现。其过程如下：注意：此图作为参考，检测不同的二进制码其过程不同！4、实验内容：按照实验要求写出序列发生器和检测器的源程序，编译后进行仿真，看结果是否正确。六、实验步骤1、按照实验要求编写“10001110”序列发生器的程序；2、充分理解状态机的工作原理，画出状态转换图；3、写出源程序，按顺序进行处理；4、编译、仿真、下载程序，检查结果是否正确。七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体

26、会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；下次实验应该从哪些地方进行改进；怎样提高自的实验效率和实验水平等等。4、完成实验思考题。八、问题及思考如果改变待检测的二进制码（如1011001），状态转换图应如何变化。附录一、EDA实验箱介绍一、 概述本系统主要有CPLD/FPGA主芯片（或称适配器）和外围丰富的输入输出外设构成。CPLD/FPGA主芯片的所有用户可用I/O口均没有同任一外设固定接死，而是仅仅以插口的形式存在，这为用户用此开发系统设计复杂多样的实验提供了很大的灵活性。所以外设的接口逻辑很友好，外设的驱动已在系统内部为用户设计好，

27、用户可以对所有外设接口用简单的TTL逻辑电平进行操作。 实验箱二、 接口逻辑定义1) CPLD/FPGA主芯片（适配器）环绕适配器的三排圆插孔是将芯片所有的可用端口直接引出，插孔旁的数字符号就是芯片所有被外连的管脚号（即Pin Number）。用户可依据适配器划分后的结果，直接用连线将对应管脚号的插孔同所选外设的接口插孔相连。 Altera 公司的EPM7128适配器说明引出接线端口标号位置对应EPM7128S的引脚号电特性备注Pin 12Pin31适配器左侧Pin 12Pin3120个I/O可编程输入/输出Pin 33Pin52适配器下侧Pin 33Pin5220个I/O可编程输入/输出Pi

28、n 54Pin74适配器右侧Pin 54Pin7421个I/O可编程输入/输出Pin 4 Pin11适配器上侧Pin 4 Pin118个I/O可编程输入/输出CLK1适配器左上方83CLK1全局时钟输入Clk22CLk2全局时钟输入CLRn1Reset全局清零输入OE1n84OE全局使能输入注： Altera公司的FLEX10K10适配器与上述相似其中 CLRn=3, OE=83, CLK1=43, CLK0=12) 时钟源 六路单独时钟，按频率范围高低排列为： CLK0 > CLK1 > CLK2 = CLK4 > CLK3 = CLK5其中CLK0，CLK1直接对4M晶振

29、进行分频；CLK2、CLK3、CLK4、CLK5经过两级分频，第一级为JPCK跳线排，第二级在相应的同标号的跳线排上。具体分频情况可见下表所示：输出信号名称调节对象频率可调范围JPCK跳线排JPCK0F=4M1F=4M/242F=4M/253F=4M/264F=4M/275F=4M/28CLK跳线排0CLK0F=4M4M/281CLK1F=4M/284M/2142CLK2F=JPCKJPCK/283CLK3F=JPCKJPCK/284CLK4F=JPCK/28JPCK/2145CLK5F=JPCK/28JPCK/2143) 普通输入输出器件接口（主要为开关、LED灯）A、 逻辑高、低电平的提供

30、位于实验箱主板中间偏下的“Low”、“High”提供“0”、“1”逻辑电平。B、 开关 位于实验箱主板中间偏下位置，它设有逻辑开关（不按为“1”，按下为“0”）和拨号开关（拨上为“1”、拨下为“0”）。C、 LED灯位于主电路板中间偏上位置有呈交通灯形式的12个LED灯RED14、GRN14、YEL14，输入高电平亮。4) 扫描类接口外设为了节省I/O口，包括8位七段数码管、键盘、16×16LED点阵在内的外设均采用动态扫描驱动技术（外设位于实验箱主板右侧）。A、 8位七段数码管 共阴级数码管，字形输入端为a,b,c,d,e,f,g,Dp。它们对应标准数码管的七个段位和一个小数点，高

31、电平有效。SEL2,SEL1,SEL0译码后确定哪一位数码管被点亮；同时显示只需要产生SEL20信号的时钟足够快(>100Hz)。C、 16×16 LED点阵· L0L15对应点阵的行输入，高电平有效。· SEL3，SEL2，SEL1，SEL0译码后为点阵列选通，决定哪一列被点亮，同时显示，只要产生此循环地址信号的时钟足够快（>100Hz）。三、 硬件安装及使用说明本实验开发系统在出厂时均已按照要求配备好了相关的主芯片适配器、编程电缆、连接导线及相关软件。本实验中使用的实验箱已自带开关电源，用户只需要接入220V电源即可。本实验装置无需用户添加其它设备，仅需与计算机连接便可进行所有实验。硬件安装及使用中需注意的几个步骤如下：1、 打开实验箱，检查并核实设备是否完好及附近是否齐全