组成原理复习题及答案(综合)

1、 组成原理复习题（综合）1、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是(2009原题、第一章：计算机系统概述)x=0000007FH，y=FFF9H，z=00000076Hx=0000007FH，y=FFF9H，z=FFFF0076Hx=0000007FH，y=FFF7H，z=FFFF0076Hx=0000007FH，y=FFF7H，z=00000076H2、用某个寄存器的值做操作数地址的寻址方式称为（ ）寻址。 直接 间接 寄存器 寄存器间接3、堆栈寻址

2、方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：(A)-MSP, (SP)-1-SP, 那么出栈的操作应为： (MSP)A, (SP)+1SP (SP)+1SP, (MSP)A (SP)-1SP, (MSP)A (MSP)A, (SP)-1SP4、变址寻址方式中，操作数的有效地址等于： 基值寄存器内容加上形式地址（位移量） 堆栈指示器内容加上形式地址（位移量） 变址寄存器内容加上形式地址（位移量） 程序记数器内容加上形式地址（位移量）5、从以下有关RISC的描述中，选择最合适的答案。 采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。 为

3、了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。 RISC的主要目标是减少指令数，提高指令执行效率。 RISC设有乘、除法指令和浮点运算指令。6、采用DMA方式传送数据时，每传送一个数据就要占用一个（ ）的时间。 A.指令周期 B. 机器周期 C. 存储周期 D. 总线周期7、在中断响应过程中，（ ）操作可以通过执行程序实现。关中断 保护断点 保护现场 读取中断向量8、下列陈述中正确的是：在DMA周期内，CPU不能执行程序中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期输入输出操作的最终目的

4、是要实现CPU与外设之间的数据传输9、中断向量地址是：子程序入口地址中断服务程序入口地址中断服务程序入口地址指示器10、在关中断状态，不可响应的中断是：可屏蔽中断 硬件中断 软件中断 不可屏蔽中断11、为了便于实现多级中断，保存现场信息最有效的方法是采用：通用寄存器 堆栈 存储器 外存12、 在集中式总线仲裁中，（ ）方式对电路故障最敏感。菊花链方式 独立请求方式 分布式 计数器定时查询方式13、计算机使用总线结构的主要优点是便于实现积木化，同时：减少了信息传输量 提高了信息传输的速度 减少了信息传输线的条数 加重了CPU的工作量14、下列数中最小的数为（）：101001B 52Q 29D 2

5、33H15、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：-127 -32 -125 -316、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：原 补 反 移17、某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：789D 789H 1887D 11110001001B18、下面说法正确的是半导体RAM信息可读可写，且断电后仍能保持记忆半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失ROM不用刷新，且集成度

6、比动态RAM高，断电后存储的信息将消失19、存储单元是指：存放一个二进制信息位的存储元存放一个机器字的所有存元集合存放一个字节的所有存储元集合存放两个字节的所有存储元集合20、系统总线中地址线的功能是：选择主存单元地址 选择进行信息传输的设备选择外存地址 指定主存和I/O设备接口电路的地址21、采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：960 873. 1372 48022、同步通信之所以比异步通信具有较高的传输速率，是因为：同步通信不需要应答信号且总线长度比较短同步通信用一个公共的时钟信号进行同步同步通信中，各部

7、件存取时间比较接近以上各项因素的综合结果23、在集中式总线仲裁中，（ ）方式响应时间最快。链式查询 独立请求 计数器定时查询 分布24、计算机系统的输入输出接口是( )之间的交接界面。CPU与存储器 存储器与外围设备主机与外围设备 CPU与系统总线25、控制器、运算器和存储器合起来一般称为（）：I/O部件 内存储器 外存储器 主机26、冯诺依曼机工作方式的基本特点是（）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作27、输入、输出设备以及辅助存储器一般统称为（ ）：I/O系统 外围设备 外存储器 执行部件28、计算机硬件能直接识别和执行的语言是（ ）：高级语言 汇编语

8、言 机器语言 符号语言29、采用虚拟存储器的主要目的是提高主存储器的存取速度 扩大存储器空间，并能进行自动管理提高外存储器的存取速度 扩大外存储器的存储空间30、指令系统中采用不寻址方式的目的主要是( )实现存储程序和程序控制 缩短指令长度，扩大寻址空间，提高编程灵活性可以直接访问外存 提供扩展操作码的可能并降低指令译码难度31、一般机器周期的时间是根据（ ）来规定的。主存中读取一个指令字的时间 主存中读取一个数据字的时间主存中写入一个数据字的时间 主存中读取一个数据字的时间32、存放微程序的控制存储器称为：高速缓冲存储器控制存储器 虚拟存储器主存储器33、以下叙述中正确描述的句子是：同一个C

9、PU周期中，可以并行执行的微操作叫相容性微操作同一个CPU周期中，可以并行执行的微操作叫相交性微操作同一个CPU周期中，可以并行执行的微操作叫相斥性微操作同一个CPU周期中，可以并行执行的微操作叫排他性微操作34、计算机操作的最小时间单位是：时钟周期 指令周期 CPU周期 微指令周期35、下列部件中不属于控制器的是：IR 操作控制器 PC PSW36、同步控制是:只适用于CPU控制的方式 只适用于外围设备控制的方式由统一时序信号控制的方式 所有指令执行时间都相同的方式37、在CPU中跟踪指令后继地址的寄存器是：MAR PC IR PSW38、采用DMA方式传递数据时，每传送一个数据就要占用一个

10、 时间。指令周期 时钟周期 机器周期 存储周期39、某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是 (2011年原题、第八章：输入输出系统)0.02% 0.05% 0.20% 0.50%40、在系统总线的数据线上，不可能传输的是 (2011年原题、第六章：总线系统)指令 操作数 握手（应答）信号 中断类型号41、假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，

11、错误的是 (2011年原题、第八章：输入输出系统)每个指令周期中CPU都至少访问内存一次每个指令周期一定大于或等于一个CPU时钟周期空操作指令的指令周期中任何寄存器的内容都不会被改变当前程序在每条指令执行结束时都可能被外部中断打断42、下列给出的指令系统特点中，有利于实现指令流水线的是 (2011年原题、第四章：指令系统) . 指令格式规整且长度一致 、指令和数据按边界对齐存放 、只有Load/Store指令才能对操作数进行存储访问仅、 仅、 仅、 、43、某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的

12、转移条件是 (2011年原题、第五章：中央处理器)CF+OF=1 /SF+ZF=1 /(CF+ZF)=1 /(CF+SF)=144、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不、属于偏移寻址方式的是 (2011年原题、第四章：指令系统)间接寻址 基址寻址 相对寻址 变址寻址45、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是 (2011年原题、第三章：存储系统)22位 23位 25位 26位46、下列各类存储器中，不采用随机存取方式的是 (2011年原题、

13、第三章：存储系统)EPROM CDROM DRAM SRAM47、下列选项中，描述浮点数操作速度指标的是 (2011年原题、第二章：运算方法和运算器)MIPS CPI IPC MFLOPS48、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85HZ，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（ ）(2010年原题、第七章：外围设备) 245 Mbps979 Mbps1958 Mbps7834 Mbps49、单级中断系统中，中断服务程序执行顺序是（ ）(2010年原题、第八章：输入输出系统) I 保护现场 开

14、中断 关中断 保存断点V 中断事件处理 恢复现场 采访中断返回IVIVVIV50、下列不会引起指令流水阻塞的是（ ）(2010年原题、第五章：中央处理器) 数据旁路数据相关条件转移资源冲突51、下列寄存器中，汇编语言程序员可见的是（ ）(2010年原题、第五章：中央处理器) 存储器地址寄存器（MAR）程序计数器（PC）存储器数据寄存器（MDR）指令寄存器（IR）52、下列命令组合情况中，一次访存过程中，不可能发生的是（ ）(2012年原题、第三章：存储系统) TLB未命中，Cache未命中，Page未命中TLB未命中，Cache命中，Page命中TLB命中，Cache未命中，Page命中TLB

15、命中，Cache命中，Page未命中53、下列有关RAM和ROM的叙述中，正确的是（ ）(2010年原题、第三章：存储系统) I RAM是易失性存储器，ROM是非易失性存储器II RAM和ROM都采用随机存取方式进行信息访问III RAM和ROM都可用作Cache IV RAM和ROM都需要进行刷新仅I和II仅II和III仅I，II，III仅II，III，IV54、假定用若干个2k×4位芯片组成一个8k×8位存储器，则地址0B1FH所在芯片的最小地址是（ ）(2010年原题、第三章：存储系0000H0600H0700H0800H55、假定变量i，f，d数据类型分别为int，

16、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位机器中执行下列关系表达式，则结果为真是（ ）(2010年原题、第二章：运算方法和运算器) （I）i=(int) (float)I （II）f=(float) (int) f （）f=(float) (double) f （IV）(d+f)-d=f 仅I和II仅I和III仅II和III仅III和IV56、下列选项中，能引起外部中断的事件是(2009年原题、第八章：输入输出系统)键盘输入 除数为0 浮点运算下溢

17、 访存缺页57、假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是(2009年原题、第三章：存储系统)5% 9.5% 50% 95%58、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是(2009年原题、第六章：总线系统)10MB/s 20MB/s 40MB/s 80MB/s59、相对于微程序控制器，硬布线控制器的特点是(2009年原题、第五章：中央处理器)指令执行速度慢，指令功能的修改和扩展容易指令执行速度慢，指令功能的修改和扩展难指

18、令执行度快，指令功能的修改和扩展容易指令执行速度快，指令功能的修改和扩展难60、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是(2009年原题、第五章：中央处理器)90ns 80ns 70ns 60ns61、下列关于RISC的叙述中，错误的是(2009年原题、第五章：中央处理器)RISC普遍采用微程序控制器 RISC大多数指令在一个时钟周期内完成RISC的内部通用寄存器数量相对CISC多RISC的指令数、寻址方式和指令格式种类相对CISC少62、某机器字长16位，主存按字节

19、编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是(2009年原题、第四章：指令系统)2006H 2007H 2008H 2009H63、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是(2009年原题、第三章：存储系统)1，15 2，l5 1，30

20、 2，3064、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是(2009原题、第二章：运算方法和运算器)00111 1100010 00111 0100010 01000 0010001 发生溢出66、冯偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是(2009原题、第一章：计算机系统概述)指令操作码的译码结果 指令和数据的寻址方式指令周期的不同阶段 指令和数据

21、所在的存储单元67、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为： 64，16 16，64 64，8 16，1668、计算机系统中的存贮器系统是指： RAM存贮器 ROM存贮器 主存贮器 内存贮器和外存贮器69、交叉存储器实质上是一种（ ）存储器，它能执行独立的读写操作多模块，并行 多模块，串行 整体式，并行 整体式，串行70、相联存储器是按( )进行寻址的存储器地址指定方式 堆栈存取方式 内容指定方式 地址指定与堆栈存取方式结合71、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采( )堆栈寻址方式 立即寻址方式 隐含寻址方

22、式 间接寻址方式72、寄存器间接寻址方式中，操作数处在( )通用寄存器 堆栈 主存储器 程序计数器73、计算机的外围设备是指：输入/输出设备 外存设备 通信设备 除主机外的其他设备74、下列外存中，属于顺序存取存储器的是：U盘 硬盘 磁带 光盘75、显示器的颜色数为256色，则刷新存储器每个单元的字长应该为：256位 8位 7位 16位76、CRT的颜色数为256色，则刷新存储器每个单元的字长应该为：256位 8位 7位 16位77、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现( )堆栈寻址程序的条件转移程序的无条件转移程序的条件转移或无条件转移78、float型数据通常用IEE

23、E754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!中,且x=-8.25, 则FR1的内容是( )C1040000H C2420000H C1840000H C1C20000H79、不属于ALU的部件有( )加法器或乘法器 移位器 逻辑运算部件 指令寄存器80、处理器中的ALU采用( )来实现时序电路 组合逻辑电路 控制电路 模拟电路81、当且仅当( )发生时, 称为浮点数溢出(上溢)阶码上溢 尾数上溢 尾数与阶码同时上溢 尾数或阶码上溢82、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是( )(注:选项中 内的值为上标-1.1

24、25*210 -1.125*211 -0.125*210 -0.125*21183、在C程序中,int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。则此时R1 中的内容以16进制表示是（ ）FBC0H FFBCH 0FBCH 87BCH84、补码表示的8位二进制定点小数所能表示数值的范围是( )-0.1111111B0.1111111B-1.0000000B0.1111111B-0.1111111B1.0000000B-1.0000000B1.0000000B85、在定点小数计算机中, ( )的原码与补码相同.-0.5 1 -0.1 -186、

25、下列数中最大的是( )10000000B 125O 10000110(BCD码) 55H87、在计数器定时查询方式下，若每次计数从0开始，则()设备号小的优先级高 设备号大的优先级高每个设备使用总线的机会相同 以上都不对88、在集中式总线仲裁中，()方式相应最快。链式查询 独立请求 计数器定时查询 不能确定89、系统总线是指()运算器、控制器、寄存器之间的连接部件运算器、寄存器、主存之间的连接部件运算器、寄存器、外围设备之间的连接部件CPU、主存、外围设备之间的连接部件90、某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为：+（1 -2-32 ） +（1 -2-

26、31 ） 2-32 2-3191、若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是： 阶符与数符相同为规格化数 阶符与数符相异为规格化数 数符与尾数小数点后第一位数字相异为规格化数 数符与尾数小数点后第一位数字相同为规格化数92、算术 / 逻辑运算单元74181ALU可完成： 16种算术运算功能 16种逻辑运算功能 16种算术运算功能和16种逻辑运算功能 4位乘法运算和除法运算功能93、在主存和CPU之间增加cache的目的是增加内存容量 提高内存的可靠性解决CPU与内存之间的速度匹配问题 增加内存容量，同时加快存取速度94、存储周期是指存储器的读出时间 存储器进行连续读和写操作所

27、允许的最短时间间隔存储器的写入时间 存储器进行连续写操作所允许的最短时间间隔95、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是(2009原题、第一章：计算机系统概述)00111 1100010 00111 010001001000 0010001 发生溢出96、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在

28、主存块应装入到的Cache组号是(2009原题、第三章：存储系统)0 2 4 697、下列选项中，能缩短程序执行时间的措施是（ ）(2010年原题、第五章：中央处理器) I提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化仅I和II 仅I和III 仅II和III I，II，III98、假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）(2010年原题、第二章：运算方法和运算器) r1×r2 r2×r3r1×r4r2×r499、下列选项中

29、的英文缩写均为总路线标准的是（ ）(2010年原题、第六章：总线系统) PCI，CRT，USB，EISAISA，CPI，VESA，EISAISA，SCSI，RAM，MIPSISA，EISA，PCI，PCI-Express100、float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是 (2011年原题、第二章：运算方法和运算器)C104 0000H C242 0000H C184 0000H C1C2 0000H101、下列给出的指令系统特点中，有利于实现指令流水线的是 (2011年原题、第五

30、章：中央处理器) . 指令格式规整且长度一致 、指令和数据按边界对齐存放 、只有Load/Store指令才能对操作数进行存储访问仅、 仅、 仅、 、102、某计算机有五级中断L4L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3 ，则L1的中断处理程序中设置的中断屏蔽字是(2011年原题、第八章：输入输出系统)11110 01101 00011 01010 判断题103、分辨率指显示器所能表示的像素个数，像素越密，分辨率越高，图像越模糊。104、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵

31、活性等。105、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。106、若某计算机字代表一条指令或指令的一部分，则称数据字。107、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字。108、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。109、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。110、波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。1200波特率即指信号能在1秒钟内改变1200次值。111、分时传送即指总线复用或是共享总线的部件分时使用总线。112、实现高速CPU与低速外设之间工作速度上的匹配和同步是计算

32、机接口的主要功能之一。113、总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制）。114、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。115、并发性指两个或两个以上事件在同一时间间隔内发生。116、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。117、微程序控制器的优点：规整性、灵活性、可维护性强。118、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。119、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。120、时钟周期是CPU处理操作的最大时

33、间单位。121、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。122、地址寄存器用于存放当前执行的指令码，供进行指令译码。123、程序计数器用于存放CPU正在执行的指令的地址。124、指令寄存器用于保存当前CPU所要访问的内存单元的地址。125、中断处理过程为：中断请求中断源识别判优中断响应中断处理中断返回126、DMA控制器即采用DMA方式的外设与系统总线之间的接口电路。127、CPU将部分权力下放给通道，由通道实现对外设的统一管理，并负责外设与内存间的数据传送。128、为相互兼容，方便系统扩展，采用了通用I/O标准接口129、存储元存储八位二进制信息，是计算机

34、存储信息的最小单位。130、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位/秒或字节/秒。131、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。132、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。133、计算机存储器功能是记忆以二进制形式表示的数据和程序。134、ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位，共表示512种字符。135、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。136、机器码是信息在计算机中的二进制表示形式。137、光盘的优点是存储容量较大、耐用、易保存等。138

35、、磁盘的找道时间和等待时间是随机的，所以一般取随机时间。139、磁盘的存取时间包括找道时间、等待时间和读写时间。140、位密度是指磁道单位长度上能记录的二进制位数。141、道密度是指沿磁盘半径方向单位长度上的磁道数。142、常见的打印机分为：点阵针式打印机、激光打印机、喷墨打印机。143、灰度级指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越高，图像层次越清楚逼真。 填空题144、 在一个16位的总线系统中，若时钟频率是100MHz，总线的周期为5个时钟周期，则总线带宽是_.145、 一个较完善的指令系统应包含：_类指令，_类指令，_类指令，程序控制类指令，I

36、/O类指令，字符串类指令，系统控制类指令等。146、 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为_寻址方式。 （2）操作数地址在寄存器，为_寻址方式。 （3）操作数在指令中，为_寻址方式。 （4）操作数地址（主存）在指令中，为_寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是_、_、_寻址方式。147、 指令寻址方式主要有_（实现指令逐条顺序执行，PC+1->PC）和_（实现程序转移）。148、 从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：_、_。149、 系统软件包括：服务程序、语言程序、_、数据库管理系统。150、 DMA

37、技术的出现使得高速外围设备可通过DMA控制器直接访问 _。151、 PC系统有两类中断源：由CPU外部的硬件信号引发的称为_，它分为_中断和_中断；由指令引发的称为_，其中一种是执行_引发的，另一种是_引发的。152、 常用的外围设备的I/O控制方式有：_、_、_、_、_。153、 DRAM存储器的刷新一般有_、_和_三种方式，之所以刷新是因为_。154、 虚拟存储器只是一个容量非常大的存储器_模型，不是任何实际的_存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有_式、_式和_式三类。155、 虚拟存储器指的是_层次，它给用户提供了一个比实际_空间大得多的_空间。156、 主存与CA

38、CHE的地址映射有_、_、_三种方式。157、 双端口存储器和多模块交叉存储器属于_存储器结构，前者采用_技术，后者采用_技术。158、 CPU能直接访问由_和_，但不能直接访问。159、 存储器的技术指标主要有_、_、_和_。160、 对存储器的要求是_，_，_，_为了解决这三方面的矛盾，计算机采用_和体系结构。161、 在总线上，由一个主方向多个从方进行写操作称为_；多个从方的数据在总线上完成AND或OR操作称为_。162、 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为_；中、低速I/O设备之间互相连接的总线称为_；同一台计算机系统内的高速功能部件之间相

39、互连接的总线称为_。163、 按照总线仲裁电路的位置不同，总线仲裁分为_式仲裁和_式仲裁。164、 在单机系统中，三总线结构的计算机的总线系统由 _、_和_等组成。165、 目前的CPU包括_、_和CACHE。166、 设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为_。167、 两个BCD码相加，当结果大于9时，修正的方法是将结果_，并产生进位输出。168、 浮点运算器由_和_组成，它们都是_运算器。_只要求能执行_运算，而_要求能进行_运算。169、 现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有_、_和_三种形式。170、 提高加法器运算速度的关键是_

40、。先行进位的含义是_。171、 对阶时，使_阶向_阶看齐，使_阶的尾数向_移位，每_移一位，其阶码加一，直到两数的阶码相等为止。172、 在进行浮点加法运算时，需要完成为_、_、_、_、_和_等步骤。173、 按IEEE754规范，一个浮点数由_、_、_三个域组成，其中_的值等于指数的_加上一个固定_。174、 计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是_、_、_、_和_。175、 计算机系统是一个由硬件和软件组成的多级层次结构，这通常由_、_、_、_和_等组成，在每一级上都可以进行_。176、 计算机的软件一般分为_和_两大部分。177、 计算机的硬件基本组成包括_

41、、_、_、_和_五个部分。178、在CPU中： (1) 保存当前正在执行的指令的寄存器是_； (2) 保存当前正要执行的指令地址的寄存器是_； (3) 算术逻辑运算结果通常放在_和_。179、 硬布线器的设计方法是：先画出_流程图，再利用_写出综合逻辑表达式，然后用_等器件实现。180、 微程序控制器由_、_、_三大部分组成，其中是ROM存储器，用来存放。181、 流水CPU中的主要问题是：_相关、_相关和_相关。182、 并行处理技术主要有三种形式：_并行、_并行和_并行。183、 微程序设计技术是利用_方法设计_的一门技术，具有规整性、_、可维护性等一系列优点。184、 微指令格式中，微指

42、令的编码通常采用以下三个方式：_、_和_。185、 由于数据通路之间的结构关系，微操作可分为_和_两种。186、 在程序执行过程中，控制器控制计算机的运行总是处于_、分析指令和_的循环当中。187、 CPU从主存取出一条指令并执行该指令的时间叫_，它常用若干个_来表示，而后者又包含若干个_。188、 CPU的四个主要功能是_、_、_和_。190、 移码表示法主要用于表示_数的阶码E，以利于比较两个数指数的大小和_操作。191、（26H或63H）异或135O的值为_。192、 为了提高运算器的速度，可以采用_进位、_乘除法、流水线等并行措施。193、 显示设备工作时，为了不断提供刷新图像的信号，

43、必须把帧图像信息存储在_存计算题207、 已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。208、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。209、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。（1）计算每条磁道的容量；（2）计

44、算磁盘的数据传输率；（3）计算平均等待时间。210、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12 288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。（1）最低位密度是多少？（2）数据传输率是多少？（3）平均等待时间是多少？211、在流水线浮点加法器中，假设有取指、译码、执行和回写四个过程段，每个过程段所需要的时间分别为：T1=60ns，T2=50ns，T3=90ns，T4=80ns，试计算该加法器的加速比是多少。212、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送

45、周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？213、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1ms，问： 1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？214、设某RAM芯片，其存储容量为16K×8位，问： 1) 该芯片引出线的最小数目应该是多少？ 2) 存储器芯片的地址范围是多少？215、X的补码为：10101101，用负权的概念计算X的真值。216、写出十进

46、制数 -5的IEEE754编码。217、已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。 （1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001218、已知X和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011219、设阶为5位(包括2位阶符), 尾数为8位(包括2位数符), 阶码、尾数均用补码表示, 完成下列取值的X+Y，X-Y运算

47、： （1）X=2-011×0.100101 Y=2-010×(-0.011110)220、设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录512字节。试计算该硬盘的容量。221、设显示器分辨率为1024×768，颜色深度3B，帧频为72Hz，计算刷新屏幕时存储器带宽是多少？222、某显示器的分辨率为800×600，灰度级为256色，试计算为达到这一显示效果需要多少字节？223、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？224、设某计算机数据线、地址

48、线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算：1）取该指令时PC的内容；2）该指令执行结束时PC的内容。225、已知cache命中率为0.98，主存存取周期为200ns，cache比主存快4倍，求cache/主存的效率和平均访问时间。226、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将51/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出此浮点数格式的规格数表示范围。227、已知A=2-101×(-0.1010000)，B=2-1

49、00×0.1110110，按浮点运算方法计算A+B. (方括号内是阶码)228、按机器补码浮点运算步骤，计算x±y补.x=2-011× 0.101 100，y=2-010×（-0.011 100）229、设机器数字长为8位（含1位符号位），用补码运算规则计算：A=19/32，B=-17/128，求A-B。简答题230、 冯诺依曼体系结构要点231、什么是存储容量？什么是单元地址？232、什么是外存？简述其功能。233、什么是内存？简述其功能。234、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？235、简述常见的总线仲裁方式。236、简述波

50、特率和比特率的区别。237、简述接口的典型功能。238、简述总线特性包括哪4个方面。239、简述CPU基本功能240、简述什么是微指令？241、简述什么是微命令？242、简述什么是指令周期？243、简述什么是微程序控制器？244、什么是中断嵌套？245、什么是中断？246、说明外围设备的I/O控制方式分类及特点。247、一次中断过程大致可以分为哪些过程？248、解释机器指令和微指令的关系。249、计算机内有哪两股信息在流动？如何区分它们？250、指令格式结构如下所示，试分析指令格式及寻址方式特点。31 252423 2019 0OPI目标寄存器20位地址 251、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表