LS实现全加器学习教案

1、会计学1LS实现实现(shxin)全加器全加器第一页，共55页。实验(shyn)安排实验一 组合逻辑电路(lu j din l)设计(1) 第6周实验二 组合逻辑电路(lu j din l)设计(2) 第6周实验七 用VHDL语言设计编码器和译码器 第8周实验四 计数器及其应用 第10周实验三 时序逻辑电路(lu j din l)设计 第12周实验五 555集成定时器及其应用 第14周实验六 数字电路综合设计 第14周实验九 用VHDL语言设计计数器 第16周 实验考试 第18周 第1页/共54页第二页，共55页。1、进入实验室必须(bx)穿鞋套或专用工作鞋；2、学生进入实验室后按学号次序对号

2、入座(du ho r zu)，一人一组；3、学生入座后应首先按照指导教师提示检查本次实验所需的仪器、元件是否完整，如发现缺失或损坏立即(lj)报告指导教师处理；4、爱护公物设施，严格按照实验要求和操作规程进行实验，因违章操作造成设备损坏需按学校规定进行赔偿，并视情节给予处分；实验室管理规定第2页/共54页第三页，共55页。5、实验完成后应关掉仪器及电路电源，将实验台整理干 净，仪器、元件摆放整齐， 导线扎成一捆，凳子归位，经指导教师检查同意后方(hufng)可离开；6、自觉保持环境卫生，不得在实验室内吃零食，乱扔纸 屑，不要(byo)将水杯带入实验室，不得用计算机上网或玩游戏。7、如发现不遵守

3、规定或其它影响实验室正常工作的行为指导教师可进行批评教育(jioy)直至取消其实验资格。8、实验报告应于实验完成后2天内由课代表负责收齐交到办公室（503房间），并在下次实验前2天取回。9、不预习者，不得进行实验。第3页/共54页第四页，共55页。关于实验考试一、考试形式 以实验操作为主，并有少量提问。二、考试内容 从做过的所有实验，包括思考题中随机抽取。三、实验成绩(chngj) 最终成绩(chngj)包括：实验考试成绩(chngj)30%，实验报告成绩(chngj)35%， 平日出勤、抽测35%。四、免试条件 实验报告成绩(chngj)优秀，全勤，平时抽测成绩(chngj)良好。第4页/共

4、54页第五页，共55页。第5页/共54页第六页，共55页。第6页/共54页第七页，共55页。第7页/共54页第八页，共55页。第8页/共54页第九页，共55页。1 2 3 4 5 6 714 13 12 11 10 9 81A 1B 1Y 2A 2B 2Y GNDVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （2输入端四与非门）第9页/共54页第十页，共55页。数字电子技术实验的一般(ybn)过程1、预习（主要完成理论准备(zhnbi)和实验设计）；2、仿真（初步验证实验方法设计的正确性，并进行必要的修改）；3、实物连接并进行实测（进一步检验实验设计的正确性并获得实验数据）

5、；4、完成实验报告；5、总结实验经验。第10页/共54页第十一页，共55页。一、数字(shz)万用表简介第11页/共54页第十二页，共55页。测电压(diny)测电阻(dinz)交、直流转换(zhunhun)第12页/共54页第十三页，共55页。实验前-用万用表“欧姆挡”检测导线，每次使用(shyng)完，应将万用表置于测电压档位。 第13页/共54页第十四页，共55页。二、数字(shz)实验箱简介第14页/共54页第十五页，共55页。总电源开关直流电源输出端公共接地端第15页/共54页第十六页，共55页。各种信号输出区指示灯数码管第16页/共54页第十七页，共55页。集成块插座扩展区第17页

6、/共54页第十八页，共55页。集成电路(jchng-dinl)有缺口一侧向左第18页/共54页第十九页，共55页。1 2 3 4 5 6 714 13 12 11 10 9 81A 1B 1Y 2A 2B 2Y G N DVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （ 2输 入 端 四 与 非 门 ）AC=AB= ABBF第19页/共54页第二十页，共55页。1 2 3 4 5 6 714 13 12 11 10 9 81A 1B 1Y 2A 2B 2Y GNDVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （2输入端四与非门）第20页/共54页第二十一

7、页，共55页。1 2 3 4 5 6 714 13 12 11 10 9 8A1 B1 NC C1 D1 Y1 GNDVCC D2 C2 NC B2 A2 Y27420 74LS20 （4输入端双与非门）第21页/共54页第二十二页，共55页。第22页/共54页第二十三页，共55页。1熟悉集成门电路的使用方法。2掌握用中、小规模集成电路设计组合逻辑电路 的方法。3了解(lioji)排除组合逻辑电路故障的一般方法。一、实验(shyn)目的第23页/共54页第二十四页，共55页。第24页/共54页第二十五页，共55页。三、实验(shyn)内容一、基本内容1、检查与非门。2、半加器。二、设计内容1.

8、用74LS138和74LS20设计全减器，完成测试状态表（四组） 。2.用74LS138和74LS00设计比较器，完成测试状态表（四组） 。3.用双4选1数据选择器74LS153和门电路74LS00实现全加器,完成测试状态 表（四组） 。4.公共场所电灯(dindng)控制逻辑电路设计,完成测试状态表（四组） 。5.用一片四位并行全加器74283设计一个余3码转换成8421代码的转换电路, 完成测试状态表（四组）。6.用二片四位并行全加器74283和必要的门电路设计个8421BCD码的加法器 电路,完成测试状态表（四组） 。其中15必做，6选做。第25页/共54页第二十六页，共55页。四、实验

9、(shyn)步骤1、检查与非门2、半加器3、3-8译码器实现全减器和比较(bjio)器设计4、余3码转换成8421代码5、数据选择器实现全加器6、公共场所电灯控制7、其它可选电路设计第26页/共54页第二十七页，共55页。设计(shj)性题目实验报告写法例：用74LS138和74LS20设计一位全加器（1）根据(gnj)题目要求写出（全加器的）真值表为：输入输出ABCISCO0000000110010100110110010101011100111111第27页/共54页第二十八页，共55页。（2）再写出74LS138的功能表：输入输出G1G2A+G2BA2A1A0Y0Y1Y2Y3Y4Y5Y6

10、Y70XXXX11111111X1XXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110第28页/共54页第二十九页，共55页。1 2 3 4 5 6 7 81 6 1 5 1 4 1 3 1 2 1 1 1 0 9Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6VC CY 0 Y 1 Y 2 Y 3 Y 4 Y 5B C G 2 A G 2 B G 1 Y 7Y 6AA B C G 2 A G 2 B G 1 Y

11、 7 G N DS E L E C TI N P U T SO U TP U T74LS138 （3线-8线译码器）D A T A O U T P U T S第29页/共54页第三十页，共55页。根据(gnj)功能表写出逻辑函数式： S=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 + A2A1A0 =Y1+Y2+Y4+Y7=Y1Y2Y4Y7CO=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 +A2A1A0 = Y3+Y5+Y6+Y7= Y3Y5Y6Y7第30页/共54页第三十一页，共55页。根据逻

12、辑(lu j)函数式画出电路图：S COCIBA第31页/共54页第三十二页，共55页。输入输出ABCISCO00110011011001011111按电路图接线并测试(csh)四组数据：一位全加器功能测试表（任选(rn xun)四组数据）经接线测试，能够满足设计要求(yoqi)，设计完成。第32页/共54页第三十三页，共55页。用一片四位(s wi)并行全加器74LS283接成一个余3码转换成8421代码的转换电路 十进制数十进制数8421码码余余3码码0000000111000101002001001013001101104010001115010110006011010017011110

13、10810001011910011100第33页/共54页第三十四页，共55页。74LS283输入常数(chngsh)的方法（1101）第34页/共54页第三十五页，共55页。用二片四位并行(bngxng)全加器74LS283和必要的门电路设计一个8421BCD码的加法器（设：加数与被加数都是 8421BCD码）第35页/共54页第三十六页，共55页。1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCCC4GND74283 74LS283(四 位 二 进 制 全 加 器 ）M 2M 1M2B2 A2M 1A1 B1C0B3 A3M3M4A4 B4M 3M4B1 A1

14、A4 B4B3 A3B2 A2CICOA1 B1第36页/共54页第三十七页，共55页。7428374283AiBiAiBiSi判别(pnbi)逻辑(9时) +6(=9时) +0CoCiCo判别(pnbi)逻辑CoSi第37页/共54页第三十八页，共55页。co1S41S31S21S11cos4s3s2s1100101010000110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000191001111001第38页/共54页第三十九页，共55页。第39页/共

15、54页第四十页，共55页。F第40页/共54页第四十一页，共55页。A2 A1 A0 S Q 1 0 0 0 0 D0 0 0 1 0 D1 0 1 0 0 D2 0 1 1 0 D3 1 0 0 0 D4 1 0 1 0 D5 1 1 0 0 D6 1 1 1 0 D7八选一数据(shj)选择(74LS151)第41页/共54页第四十二页，共55页。OUTPUTS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9 4 5 6 7 A0 A1 A2VCCD2 D1 DD Y W SD4 D5 D6 D7 A BD3C 3 2 1 0 Y W SGNDDATA INPUT

16、SDATAINPUTS74151 74LS151(八选1数据选择器）STROBEDATA SELECT第42页/共54页第四十三页，共55页。A1 A0 1Y 2Y 0 0 1D0 2D0 0 1 1D1 2D1 1 0 1D2 2D2 1 1 1D3 2D3Y= (A1A0)D0 + (A1A0) D1+ (A1A0) D2+(A1A0) D3第43页/共54页第四十四页，共55页。1 2 3 4 5 6 7 81 6 1 5 1 4 1 3 1 2 1 1 1 0 92 S A0 2 D3 2 D2 2 D1 2 D0 2 YVC CG N DD A T A IN P U T SD A T

17、 A IN P U T S74153 74LS153 (双4选1数据选择器）2 C 3 2 C 2 2 C 1 2 C 0 2 Y2 G B B A A1 G B B A A1 C 3 1 C 2 1 C 1 1 C 0 1 YO U T P U TS T R O B ES E L E C T1 S A1 1 D3 1 D2 1 D1 1 D0 1 YS T R O B ES E L E C TO U T P U T第44页/共54页第四十五页，共55页。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1

18、0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B Si 1Q Ci 2Q 0 0 Ci-1 1D0 0 2D0 0 1 1iC 1D1 Ci-1 2D1 1 0 1iC 1D2 Ci-1 2D2 1 1 Ci-1 1D3 1 2D3 一位全加器真值表转换(zhunhun)真值表 利用双41数据(shj)选择器构成一位全加器。第45页/共54页第四十六页，共55页。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B Si 1Q Ci

19、 2Q 0 0 Ci-1 1D0 0 2D0 0 1 1iC 1D1 Ci-1 2D1 1 0 1iC 1D2 Ci-1 2D2 1 1 Ci-1 1D3 1 2D3 一位全加器真值表转换(zhunhun)真值表Si=ABCi-1+ ABCi-1+ ABCi-1+ ABCi-1 = (AB)1D0 + (AB) 1D1+ (AB) 1D2+( AB) 1D31D0= 1D3= Ci-1 1D1= 1D2= Ci-1第46页/共54页第四十七页，共55页。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B Si 1Q Ci 2Q 0 0 Ci-1