基于ARM嵌入式平台的VGA接口设计

1、大多数嵌入式产品的显示终端都选择 LCD但在某些需要大屏幕显示的应用中，工业级LCD的价格比较昂贵，且现有的大屏幕显示器（包括CRT显示器和LCD显示器）一般都采用统一的15针VGA显示接口。三星公司 arm9芯片S3C2410以其强大的功能和高性价比在目前嵌入式产品中得到广泛的应用。笔者在开发基于arm嵌入式平台的血液流变 测试仪的过程中，成功地利用高性能视频D/A转换芯片ADV712Q将S3C2410自带的LCD扫描式接口转换为 VGA接口，使之能够驱 动VGA接口的显示器。1 VGA接口介绍近年来，业界制定出了众多数字化的显示接口协议，较为典型的是 DVI（DigitalVisual I

2、n terface）。由于数字接口的标准还未统一，厂商支持各自的标准，导致数字接口的标准迟迟未定。VGA接口是一个模拟信号接口。作为在显示领域多年的接口标准，直到今 天它仍是所有显示终端最为成熟的标准接口，现在某些高端的电视也支持VGA接 口。15针VGA接口信号定义如表1所列。除了 2个NC信号、3根显示数据总线和5个 GND信号，比较重要的信号是 3个RGB彩色分量信号和2个扫描同步信号 HSYNC和VSYNC VGA接 口中彩色分量采用 RS343电平标准。RS343电平标准的峰峰值电压为 1 V。该标准定义的4个 电平范围是： 白电平-+Q.714 V ;黑电平-+Q.Q54 V ;消

3、隐电平-Q V ;同步电平-Q.286 V 。2 S3C241Q LCD控制器简介三星公司的arm9芯片S3C241Q功能强大，性价比高，在目前的嵌入式产品中得到了广 泛的应用。S3C241Q带有LCD控制器，可以很方便地控制驱动扫描式接口的LCD显示。2.1 引脚功能信息LCD控制器提供了扫描式数据传输引脚和时序控制引脚，具体描述如下：VFRAME /VSYNC-LCD控制器和LCD驱动器之间的帧同步信号。该信号告诉LCD屏新 一帧开始了。LCD控制器在一帧显示完成后立即插入一个VFRAM信号，开始新一帧的显示。VLINE/ HSYNC-LCD控制器和LCD驱动器之间的行同步脉冲信号。该信号

4、用于LCD 驱动器将水平线（行）移位寄存器的内容传送给 LCD屏显示。LCD控制器在整行数据移人 LCD驱动器后，插入一个 VLINE信号VCLK-LCD控制器和LCD驱动器之间的像素时钟信号。LCD控制在VCLK的上升沿处送出数据，LCD驱动器在VCLK的下降沿处采样。VM/VDEN-LCD驱动器的AC信号。VM信号被LCD驱动器用于改变行和列的电压极性，从而控制像素点的显示。VM信号可以与每帧同步，也可以与可变数据的VLINE信号同步。VD23: 0-LCD像素数据输出端口。2.2 寄存器S3C2410 的LCD控制寄存器主要有：LCDCON寄存器、LCDCON寄存器、LCDCON寄存器、

5、LCDCON寄存器、LCDCON寄存器。这些寄存器的设置与显示屏信息、控制时序和数据传输格式等密切相关，在设计中需要根据显示设备的具体信息正确设置这些寄存器才能使S3C241CE常控制驱动不同的显示屏。2.3 内部结构S3C2410 的LCD控制器用来传输图像数据并产生相应的控制信号，由REGBANK控制寄存器组）、LCDCD-MA专用DMA） VIDPCS视频信号处理单元）、LPC360C和TIMEGEN时序信 号产生单元）组成，如图1所示。其中REGBAN包含17个可编程寄存器和几个256X 16的调色 板存储器，用来配置LCD控制器并设置相应的参数；而LCDCDM提供了视频信号的快速传输

6、 通道，自动通过系统总线从系统帧缓存中取出视频数据并传输到视频信号处理单元；VIDPCS将专用DMA中取出的信号整形并提高驱动能力等处理后，输出到外部数据端口VD23: 0;TIMEGEN和 LPC36O0负责产生LCD所需要的控制时序。表】15 tt VGA接口信号定丈倍号逻文伯号描述RED红色分鬣的屯学僖号GREEN蝉色分童的电甲信号BLUE:葢邑分羸的电罟佶号HSYNCr行同步信号VSYNC恢同破信号GND上字地SYNC GNbREDG 吋D红邑信号地GREEN GND绿色信号地BLUE GWDr就邑信号體MONITOR U<2 ； 0显示融数据总线，用尸传3 VGA接口设计利用高

7、性能视频 D/A转换芯片ADV7120各S3C24I0自带的LCD扫描式接口转换为 VGA 接口，然后用带有 VGA接口的显示器显示。3.1 ADV7120 简介ADV7120 是美国ADI公司生产的高速视频数模转换芯片，其像素扫描时钟频率有30MHz 50 MHz 80 MHz三个等级。ADV712在单芯片上集成了 3个独立的8位高速D/A转换器， 可以分别处理红、绿、蓝视频数据，特别适用于高分辨率模拟接口的显示终端和要求高速D/ A转换的应用系统。ADV7120 的输入及控制信号非常简单：3组8位的数字视频数据输入端，分别对应RGB视频数据，数据输入端采用标准 TTL电平接口； 4条视频控

8、制信号线包括复合同步信号SYNC消隐信号BLANK白电平参考信号 REF WHITER像素时钟信号 CLOCK外接一个1.23 V数模 转换参考电压源和1个输出满度调节。只有4条输出信号线：模拟RGB言号采用高阻电流源输 出方式，可以直接驱动 75 Q同轴传输线；同步参考电流输出信号Isync用来在绿视频模拟信号中编码视频同步信息。3.2 原理图设计VGA接口的同步信号和 LCD扫描式接口的同步信号是一致的。利用ADV712可以方便 地将S3C24l0的LCD扫描式接口转换成 VGA接口，电路原理如图2所示。S3C2410处理器接口中的同步扫描信号HSYNC和VSYNC直接接到 VGA接口，V

9、DEN言号（显示数据有效信号）则被用于控制 ADV712芯片。由于ADV7120寸参考电平的要求精度很 高，不能以电阻分压电路代替。在此采用了1.2 V电压基准芯片 AD589来产生参考电压。该电路设计中需要注意的是，在PCB布板时要将模拟地和数字地分开。4 S3C2410相关寄存器设置以分辨率为640X 480、刷新频率为 60 Hz、16位彩色显示模式为例，根据图3所示VGA接口同步信号时序，介绍 S3C2410中 LCDCON1 LCDCON寄存器的设置。4.1 LCDCONI 寄存器LINECNT :行计数器的状态位。只读，不用设置。CLKVAL :确定VCLK频率的参数。公式为 VC

10、LK=HCLK(CLKVAL+1)X 2，单位为 Hz。 笔者所用的硬件系统 HCLK=100 MHz 640X480的显示屏需要 VCLK=20 MHz故需设置 CLKVAL=1MMODE :确定VM的改变速度。在此选择 MMODE=O为每帧变化模式。PNRMODE :确定扫描方式。选择 PNRMODE=0x3为TFT LCD面板扫描模式。BPPMODE :确定BPP(每像素位数)模式。在此选择 BPPMODE=0xC为TFT 16位模式。ENVID:数据输出和逻辑信号使能控制位。选择ENVID=1,为允许数据输出和逻辑控制。4.2 LCDCON2 寄存器VBPD :确定帧同步信号和帧数据传

11、输前的一段延迟时间，是帧数据传输前延迟时间和行同步时钟间隔宽度的比值，如图3, VBPD=t3/16=1.02 mS /31.77卩s=32。LINEVAL:确定显示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。VFPD:确定帧数据传输完成后到下一帧同步信号到来的一段延迟时间，是帧数据传输后延迟时间和行同步时钟间隔宽度的比值，如图3, VFPD=t5/16=0.35 ms /31.77 卩 s=11。VSPW :确定帧同步时钟脉冲宽度，是帧同步信号时钟宽度和行同步时钟间隔宽度的比值。如图 3, VSPW=t2t6=0.06 ms /31.77 卩 s=2。4.3 LCDC0N3

12、 寄存器HBPD :确定行同步信号和行数据传输前的一段延迟时间，描述行数据传输前延迟时间内 VCLK脉冲个数，如图 3，VBPD=t7< VCLK=1.89 卩 sX 25MHz=47HOZAL:确定显示的水平方向尺寸。公式HOZAL=XSIZE-仁639HFPD :确定行数据传输完成后到下一行同步信号到来的一段延迟时间，描述行数据传输后延迟时间内 VCLK脉冲个数，如图3, HFPD=tX VCLK=0.94卩sX 25 MHz=244.4 LCDCON4 寄存器HSPW :确定行同步时钟脉冲宽度。描述行同步脉冲宽度时间内VCLK脉冲个数，如图3,HSPW=3.77i sX 25 MH

13、z=944.5 LCDCON5 寄存器VSTATUS :垂直方向状态。只读，不用设置。HSTATUS :水平方向状态。只读，不用设置。BPP24BL :确定显示数据存储格式。此处设置 BPP24BL=0xQ为小端模式存放。FRM565 :确定16位数据输出格式。此处设置FRM565=0x1,为5: 6: 5格式输出。INVVCLK :确定VCLK脉冲有效边沿极性。根据屏幕信息确定，此处选择INVVCLK=0xl, VCLK上升沿到来时数据传输开始。INVVLlNE :确定HSYNC脉冲的极性。由图3可知，为负极性，设置 INVVLINE=0x1选择 负极性脉冲。INVVFRAME :确定VSY

14、N（脉冲的极性。由图3可以看出，为负极性，故设置 INVVFRAME=O）选择负极性脉冲。INVVD :确定数据输出的脉冲极性。根据屏幕信息确定，此处设置INVVD=0x0选择正极性脉冲。INVVDEN=Ox为正极INVVDEN :确定VDEN信号极性。根据屏幕信息确定，此处设置 性脉冲。INVPWREN :确定PWRE信号极性。根据屏幕信息确定，此处设置NVPWREN=O为正极性脉冲。INVLEND :确定LEND言号极性。根据屏幕信息确定，此处设置INVLEND=Ox为正极性脉冲。PWREN : PWRE信号输出允许。设置 PWREN=Oxl允许PWRE输出。ENLEND : LEND俞出

15、信号允许。设置 ENLEND=0x1允许LEND俞出。BSWP :字节交换控制位。根据各自需要设置，此处设置BSWP=Ox0禁止字节 交换。HWSWP :半字交换控制位。根据各自需要设置，此处设置HWSWP=Oxl使能半字节交换。5讨论与总结S3C2410 处理器能够驱动24位颜色模式的VGA接口，但当处理器数据总线负载过大 时，显示效果就不太理想。具体分析所需数据带宽如下：S3C2410 处理器工作在640X 480X 60 Hz X 24位 (分辨率为640X 480、刷新频率为 60 Hz、24位色彩)模式下的数据带宽为：640X 480X 60X 4/(1 024 X 1 024)=7

16、0.3MB/s(24 位颜色实际占用32位数据量)，这些数据都需要利用 DMA方式通过系统的数据总线从SDRAM中获得。而S3C241C处理器在100 MHz的总线频率下，32位内存的峰值带宽是100X 32/ 8=400MB /s，实际带宽也就100200 MB/ s。那么70.3 MB / s的显示数据对于 S3C241C处理器过于 沉重了，显示器的屏幕经常会出现短暂的黑屏。这是因为系统总线太忙，LCD扫描式接口的数据跟不上，扫描时钟的频率暂时变慢导致CRT显示器的同步信号不符合规范所致。若用16位颜色模式，则数据带宽减为640X 480X 60X 2/(1024X 1 024)=35.2MB/ s。实际测试中，工作在16位颜色模式