第6章半导体存储器

1、2021-12-1东北大学信息学院1第第6章章 半导体存储器半导体存储器 半导体存储器是一种由半导体器件构成的能半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部够存储数据、运算结果、操作指令的逻辑部件。用于计算机的内存及数字系统存储部件。件。用于计算机的内存及数字系统存储部件。6.1 概述概述6.2 只读存储器只读存储器6.3 随机存取存储器随机存取存储器 2021-12-1东北大学信息学院2分成分成TTL和和MOS存储器两大类。存储器两大类。TTL型速度快，型速度快，MOS型工艺简单、集成度高、功耗低、成本低等型工艺简单、集成度高、功耗低、成本低等特点。特点。 按

2、存储信号的原理不同按存储信号的原理不同：分为静态存储器和动态存储器两种。分为静态存储器和动态存储器两种。6.1 概述概述 6.1.1 半导体存储器的特点及分类半导体存储器的特点及分类按制造工艺不同分类：按制造工艺不同分类：2021-12-1东北大学信息学院3静态存储器静态存储器是以触发器为基本单元来存储是以触发器为基本单元来存储0和和1的，的，在不失电的情况下，触发器状态不会改变；在不失电的情况下，触发器状态不会改变；动态存储器动态存储器是用电容存储电荷的效应来存储二值信是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对号的。电容漏电会导致信息丢失，因此要求定时对电

3、容进行充电或放电。电容进行充电或放电。 称为刷新。动态存储器都称为刷新。动态存储器都为为MOS型。型。按工作特点不同：按工作特点不同：分成只读存储器、随机存取存储器。分成只读存储器、随机存取存储器。2021-12-1东北大学信息学院4 6.1.2 半导体存储器的主要技术指标：半导体存储器的主要技术指标：半导体存储器有两个主要技术指标：存储容量半导体存储器有两个主要技术指标：存储容量和存取时间。和存取时间。1、存储容量：、存储容量：存储器中存储单元个数叫存储容量，即存放存储器中存储单元个数叫存储容量，即存放二进制信息的多少。二进制信息的多少。2021-12-1东北大学信息学院5存储器中二值代码都

4、是以字的形式出现的。一存储器中二值代码都是以字的形式出现的。一个字的位数称做个字的位数称做字长字长。例如，。例如，16位构成一个字，位构成一个字，该字的字长为该字的字长为16位。一个存储单元只能存放一位。一个存储单元只能存放一位二值代码，要存储字长为位二值代码，要存储字长为16的一个字，就需的一个字，就需要要16个存储单元。若存储器能够存储个存储单元。若存储器能够存储1024个字，个字，就得有就得有102416个存储单元。通常个存储单元。通常，存储容量存储容量应表示为字数乘以位数。应表示为字数乘以位数。 2021-12-1东北大学信息学院6例如，某存储器能存储例如，某存储器能存储1024个字个

5、字 ，每个字，每个字4位，位，那它的存储容量就为那它的存储容量就为10244=4096，即该存，即该存储器有储器有4096个存储单元。个存储单元。存储器写入（存）或者读出（取）时，每次存储器写入（存）或者读出（取）时，每次只能写入或读出一个字。若字长为只能写入或读出一个字。若字长为8位，每次位，每次必须选中必须选中8个存储单元。选中哪些存储单元，个存储单元。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来由地址译码器的输出来决定。即由地址码来决定。决定。2021-12-1东北大学信息学院7地址码的位数地址码的位数n与字数之间存在与字数之间存在2n=字数的字数的关系。如果某存储器有十个地

6、址输入端，关系。如果某存储器有十个地址输入端，那它就能存那它就能存210=1024个字。个字。 2、存取周期、存取周期连续两次读（写）操作间隔的最短时间称连续两次读（写）操作间隔的最短时间称为存取周期。为存取周期。 2021-12-1东北大学信息学院86.2 只读存储器只读存储器半导体只读存储器半导体只读存储器(Read-only Memory,简称简称ROM)是只能读不能写的存储器。通常用其是只能读不能写的存储器。通常用其存放固定的数据和程序，如计算机系统的引存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、字符等。导程序、监控程序、函数表、字符等。只读存储器为非易失性存储器，

7、去掉电源，只读存储器为非易失性存储器，去掉电源，所存信息不会丢失。所存信息不会丢失。2021-12-1东北大学信息学院9ROM按存储内容的写入方式，可分为固定按存储内容的写入方式，可分为固定ROM,可编程序只读存储器，简称（可编程序只读存储器，简称（PROM)和可擦除可编程只读存储器和可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称，简称EPROM)。固定固定ROM：在制造时根据特定的要求做成固在制造时根据特定的要求做成固定的存储内容，出厂后，用户无法更改，只定的存储内容，出厂后，用户无法更改，只能读出。能读出。2021-12-1东北大

8、学信息学院10PROM：存储内容可以由使用者编制写入，存储内容可以由使用者编制写入，但只能写入一次，一经写入就不能再更改。但只能写入一次，一经写入就不能再更改。EPROM：存储内容可以改变，但存储内容可以改变，但EPROM所存内容的擦去或改写，需要专门的擦抹器所存内容的擦去或改写，需要专门的擦抹器和编程器实现。在工作时，也只能读出。和编程器实现。在工作时，也只能读出。E2PROM：可用电擦写方法擦写。可用电擦写方法擦写。2021-12-1东北大学信息学院116.2.1 固定只读存储器固定只读存储器(ROM) 图图6-1 ROM结构图结构图ROM由地址译由地址译码器、存储矩阵、码器、存储矩阵、输

9、出和控制电路输出和控制电路组成，如图组成，如图6-1所示。所示。2021-12-1东北大学信息学院12图图6-2 (44)的的 NMOS固定固定ROM地址译码器地址译码器存储矩阵存储矩阵输出电路输出电路字线字线2021-12-1东北大学信息学院13图图6-2是一个是一个44位的位的NMOS固定固定ROM。地址译码器：有两根地址输入线地址译码器：有两根地址输入线A1和和A0，共，共有有4个地址号，每个地址存放一个个地址号，每个地址存放一个4位二进制位二进制信息；信息；译码器输出线：译码器输出线：W0、W1、W2、W3称为字线，称为字线，由输入的地址代码由输入的地址代码A1A0确定选中哪条字线。确

10、定选中哪条字线。被选中的数据经过输出缓冲器输出。被选中的数据经过输出缓冲器输出。2021-12-1东北大学信息学院14存储矩阵：是存储矩阵：是NMOS管的或门阵列。一个字管的或门阵列。一个字有有4位信息，故有四条数据线位信息，故有四条数据线输出又称为位线。它是字输出又称为位线。它是字位结构。存储矩位结构。存储矩阵实际上是一个编码器，工作时编码内容不阵实际上是一个编码器，工作时编码内容不变。位线经过反相后输出，即为变。位线经过反相后输出，即为ROM的输的输出端出端D0、D1、D2、D3。 ,3210DDDD2021-12-1东北大学信息学院15每根字线和位线的交叉处是一个存储单元，每根字线和位线

11、的交叉处是一个存储单元，共有共有16个单元。交叉处有个单元。交叉处有NMOS管的存储管的存储单元存储单元存储“1”，无，无NMOS管的存储单元存管的存储单元存储储“0”。例如，当地址。例如，当地址A1A0=00时，则时，则W0=1（W1、W2、W3均为均为0），此时选中），此时选中0号地址使第一行的两个号地址使第一行的两个NMOS管导通，管导通， 2021-12-1东北大学信息学院16经输出电路反相后，经输出电路反相后，输出输出D3D2D1D0=0101。因此，选中一个地址，因此，选中一个地址，该行的存储内容输出。该行的存储内容输出。四个地址存储的内容四个地址存储的内容如表如表6-1所示。所示

12、。1100D01011D20101D10101D3内内 容容0 00 11 01 1A1 A0地地 址址表表6-1 ROM中的信息表中的信息表1, 0, 01302DDDD2021-12-1东北大学信息学院17固定固定ROM的编程是设计者根据要求确定存储的编程是设计者根据要求确定存储内容，设计出存储矩阵，即哪些交叉点（存内容，设计出存储矩阵，即哪些交叉点（存储单元）的信息为储单元）的信息为1，哪些为，哪些为0。为。为1的制造的制造管子，为管子，为0的不需制造管子，画出存储矩阵的不需制造管子，画出存储矩阵编码图。通常，存储矩阵中有管子处，用编码图。通常，存储矩阵中有管子处，用“码点码点”表示，由

13、生产厂制作。图表示，由生产厂制作。图6-2的存储的存储矩阵简化编码图如图矩阵简化编码图如图6-3所示。所示。2021-12-1东北大学信息学院18位线与字线之间逻辑位线与字线之间逻辑关系为：关系为：D0=W0+W 1D1=W1+W3 D2=W0+W2+W3 D3=W1+W3图图6-3 ROM的符号矩阵的符号矩阵2021-12-1东北大学信息学院19存储矩阵的输出和输入是或的关系，这种存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。地址译码器的输出和存储矩阵是或矩阵。地址译码器的输出和输入是与的关系，输入是与的关系，因此因此ROM是一个多输是一个多输入变量（地址）和多输出变量（数据）的入变

14、量（地址）和多输出变量（数据）的与或逻辑阵列。与或逻辑阵列。 2021-12-1东北大学信息学院20 PROM和和ROM的区别在于的区别在于ROM由厂家编程，由厂家编程，PROM由用户编程。出厂时由用户编程。出厂时PROM的内容全的内容全是是0或全是或全是1，使用时，用户可以根据需要编，使用时，用户可以根据需要编好代码，写入好代码，写入PROM中。中。2021-12-1东北大学信息学院21图图6-4为一种为一种PROM的结构图，存储矩阵的存的结构图，存储矩阵的存储单元由双极型三极管和熔断丝组成。存储储单元由双极型三极管和熔断丝组成。存储容量为容量为328位，存储矩阵是位，存储矩阵是32行行8列

15、，出列，出厂时每个发射极的熔断丝都是连通的，写入厂时每个发射极的熔断丝都是连通的，写入时，时，VCC=+12V电源，某位写入电源，某位写入1时，该数据时，该数据线为线为1，稳压管，稳压管DW击穿，击穿，T2导通，读出时，导通，读出时，VCC=+5V=低于稳压管的击穿电压，低于稳压管的击穿电压，T2截止，截止，熔断丝连通，熔断丝连通，T1管导通，输出为管导通，输出为0；熔断丝断；熔断丝断开，开，T1截止，读出截止，读出1。 2021-12-1东北大学信息学院22图图6-4 326-4 32字字8 8位熔断丝结构位熔断丝结构PROMPROM这种电路存储内这种电路存储内容全部为容全部为0。如果。如果

16、想使某单元改写为想使某单元改写为1，需要使熔断丝，需要使熔断丝通过大电流，使它通过大电流，使它烧断。一经烧断，烧断。一经烧断，再不能恢复。再不能恢复。2021-12-1东北大学信息学院23地址译码器输出线为高电平有效，地址译码器输出线为高电平有效，32根字线分别接根字线分别接32行的多发射极晶体管的基极，地址译码受选片信号控行的多发射极晶体管的基极，地址译码受选片信号控制，当制，当CS=0时，选中该芯片能够工作，输入地址有效，时，选中该芯片能够工作，输入地址有效，译码输出线中某一根为高电平，选中一个地址。当译码输出线中某一根为高电平，选中一个地址。当CS=1时，译码输出全部为低电平，此片存储单

17、元不工时，译码输出全部为低电平，此片存储单元不工作。作。读写控制电路供读出和写入之用。在写入时，读写控制电路供读出和写入之用。在写入时，VCC接接+12V电源，某位写入电源，某位写入1时，该数据线为时，该数据线为1，写入回路中，写入回路中的稳压管的稳压管DW击穿，击穿，T2导通，导通， 2021-12-1东北大学信息学院24选中单元的熔断丝通过足够大的电流而烧断；选中单元的熔断丝通过足够大的电流而烧断；若输入数据为若输入数据为0，写入电路中相对应的，写入电路中相对应的T2管不导管不导通，该位对应的熔断丝仍为连通状态，存储的通，该位对应的熔断丝仍为连通状态，存储的0信息不变。读出时，信息不变。读

18、出时，VCC接接+5V电源，低于稳压电源，低于稳压管的击穿电压，所有管的击穿电压，所有T2管都截止，如被选中的管都截止，如被选中的某位熔断丝是连通的，某位熔断丝是连通的，T1管导通，输出为管导通，输出为0；如；如果熔断丝是断开的，果熔断丝是断开的，T1截止，读出截止，读出1信号。信号。2021-12-1东北大学信息学院25 6.2.3 可擦可编程只读存储器可擦可编程只读存储器(EPROM) 可擦除可编程存储器又可以分为：光可擦除可可擦除可编程存储器又可以分为：光可擦除可编程存储器编程存储器UVEPROM(UltraViolet Ereasable Programmable ReadOnly M

19、emory)电可擦除可编程存储器电可擦除可编程存储器E2 PROM (Electrical Ereasable Programmable ReadOnly Memory)快闪存储器快闪存储器(Flash Memory)等。等。 2021-12-1东北大学信息学院26 1 光可擦除可编程存储器光可擦除可编程存储器EPROM光可擦除可编程存储器光可擦除可编程存储器EPROM(通常简称通常简称EPROM)是采用浮栅技术生产的可编程存储器，是采用浮栅技术生产的可编程存储器，它的存储单元多采用它的存储单元多采用N沟道叠栅沟道叠栅M0S管管(Stacked g a t e I n j u c t i o

20、n M e t a l O x i d e Semiconductor)，简称，简称SIM0S管，其结构及符号管，其结构及符号如图如图6-5所示。所示。2021-12-1东北大学信息学院27除控制栅除控制栅Gc外，还有一个浮栅外，还有一个浮栅Gf，Gc用于控制读出用于控制读出和写入，和写入，Gf用于长期保存注入电荷。用于长期保存注入电荷。 Gf没有电荷时，没有电荷时，在在Gc上加入正常的高电平能够使漏上加入正常的高电平能够使漏-源之间产生导电源之间产生导电沟道，沟道，SIM0S管导通。反之，在浮置栅上注入了负管导通。反之，在浮置栅上注入了负电荷以后，必须在控制栅上加入更高的电压才能抵电荷以后，

21、必须在控制栅上加入更高的电压才能抵消注入电荷的影响而形成导电沟道，因此在栅极加消注入电荷的影响而形成导电沟道，因此在栅极加上正常的高电平信号时上正常的高电平信号时SIMOS管将不会导通。管将不会导通。 2021-12-1东北大学信息学院28图图6-5 SIMOS管的结构和符号管的结构和符号2021-12-1东北大学信息学院29 当漏一源间加以较高的电压当漏一源间加以较高的电压(约约+20+25V)时，将发生雪时，将发生雪崩击穿现象。如果同时在控崩击穿现象。如果同时在控制栅上加以高压脉冲制栅上加以高压脉冲(幅度幅度约约+25V，宽度约，宽度约50mS)，则，则在栅极电场的作用下，一些在栅极电场的

22、作用下，一些速度较高的电子便穿越速度较高的电子便穿越SiO2层到达浮置栅，被浮置栅俘层到达浮置栅，被浮置栅俘获而形成注入电荷。浮置栅获而形成注入电荷。浮置栅上注入了电荷的上注入了电荷的SIM0S管，管，相当于写入了相当于写入了1，未注入电，未注入电荷的相当于存入了荷的相当于存入了0。 当移去外加电压后，浮栅当移去外加电压后，浮栅上的电子没有放电回路，上的电子没有放电回路，能够长期保存。当用紫外能够长期保存。当用紫外线或线或X射线照射时，浮栅射线照射时，浮栅上的电子形成光电流而泄上的电子形成光电流而泄放，恢复写入前的状态。放，恢复写入前的状态。照射一般需要照射一般需要15到到20 分钟。分钟。为

23、便于照射擦除，芯片的为便于照射擦除，芯片的封装外壳装有透明的石英封装外壳装有透明的石英盖板。所以盖板。所以EPROM的写的写入和擦除一般需要专用的入和擦除一般需要专用的编程器。不太方便。编程器。不太方便。2021-12-1东北大学信息学院30 2、E2 PROM采用了一种叫做采用了一种叫做Flotox（Floating gateunnel Oxide）的浮栅隧道氧化层的）的浮栅隧道氧化层的MOS管，简称管，简称Flotox管。管。Flotox管与管与SIMOS管相似管相似,它也属于它也属于N沟道增强型的沟道增强型的MOS管管,并且有两个栅极一一控并且有两个栅极一一控制栅制栅Gc和浮置栅和浮置栅

24、Gf，其结构及符号如图，其结构及符号如图6-6所所示。示。 图图6-6 Flotox管结构及符号管结构及符号图图6-7 Flotox管存储单元管存储单元2021-12-1东北大学信息学院31Flotox管的浮置栅与漏区之间有一个氧化层极薄的隧管的浮置栅与漏区之间有一个氧化层极薄的隧道区。当隧道区的电场强度大到一定程度时道区。当隧道区的电场强度大到一定程度时,便在漏便在漏区和浮置栅之间出现导电隧道区和浮置栅之间出现导电隧道,电子可以双向通过电子可以双向通过,形形成电流。这种现象称为隧道效应。成电流。这种现象称为隧道效应。加到控制栅加到控制栅Gc和漏极和漏极D上的电压是通过浮置栅一漏极上的电压是通

25、过浮置栅一漏极间的电容和浮置栅一控制栅间的电容分压加到隧道间的电容和浮置栅一控制栅间的电容分压加到隧道区上的。区上的。 为了使加到隧道区上的电压尽量大为了使加到隧道区上的电压尽量大,需要尽可能减小需要尽可能减小浮置栅和漏区间的电容浮置栅和漏区间的电容,因而要求把隧道区的面积作因而要求把隧道区的面积作得非常小。得非常小。2021-12-1东北大学信息学院32为了提高擦、写的可靠性为了提高擦、写的可靠性,并保护隧道区超薄氧化并保护隧道区超薄氧化层层,在在E2PROM的存储单元中除的存储单元中除lotox管以外还附管以外还附加了一个选通管加了一个选通管,如图如图6-7, T2为普通的为普通的N沟道增

26、强沟道增强型型MOS管管(也称选通管也称选通管)。根据浮置栅上是否充有。根据浮置栅上是否充有负电荷来区分单元的负电荷来区分单元的1或或0状态。由于存储单元用状态。由于存储单元用了两只了两只MOS管。限制了管。限制了E2PROM集成度的提高。集成度的提高。2021-12-1东北大学信息学院33 3快闪存储器快闪存储器(Flash Memory)快闪存储器吸收了快闪存储器吸收了EPROM结构简单、编程可结构简单、编程可靠的优点靠的优点,又保留了又保留了PROM用隧道效应擦除的用隧道效应擦除的快捷特性快捷特性,而且集成度可以作得很高。图而且集成度可以作得很高。图6-8是是快闪存储器采用的叠栅快闪存储

27、器采用的叠栅MOS管的结构示意图管的结构示意图及符号。其结构与及符号。其结构与SIMOS管相似管相似,二者区别在二者区别在于快闪存储器中于快闪存储器中MOS管浮置栅与衬底间氧化管浮置栅与衬底间氧化层的厚度不到层的厚度不到SIMOS管中的一半。管中的一半。2021-12-1东北大学信息学院34图图6-8 快闪存储器中的快闪存储器中的MOS管及单元电路管及单元电路（a）（b）2021-12-1东北大学信息学院35而且浮置栅一源区间的电容要比浮置栅一控而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多。当控制栅和源极间加制栅间的电容小得多。当控制栅和源极间加上电压时上电压时,大部分电压都将降在

28、浮置栅与源极大部分电压都将降在浮置栅与源极之间的电容上。快闪存储器的存储单元就是之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的用这样一只单管组成的,如图如图6-8（b）所示。）所示。 2021-12-1东北大学信息学院36快闪存储器糅合了快闪存储器糅合了PROM的特点，具有集成的特点，具有集成度高、容量大、成本低和使用方便优点。产度高、容量大、成本低和使用方便优点。产品的集成度在逐年提高品的集成度在逐年提高,有人推测有人推测,在不久的将在不久的将来来,快闪存储器很可能成为较大容量磁性存储快闪存储器很可能成为较大容量磁性存储器器(例如例如PC机中的软磁盘和硬磁盘等机中的软磁盘和硬磁盘

29、等)的替代的替代产品。产品。 2021-12-1东北大学信息学院37 例例6-1试用试用ROM设计一个设计一个能实现函数能实现函数y=x2的运算表电的运算表电路路,x的取值范围为的取值范围为015的正的正整数。整数。 解：因为自变量解：因为自变量x的取值范的取值范围为围为015的正整数的正整数,所以应所以应用用 4 位 二 进 制 正 整 数位 二 进 制 正 整 数 , 用用B=B3B2B1B0表示表示,而而 y的最大的最大值是值是=225,可以用可以用8位二进制位二进制数数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。根据根据y=x2的关系可列出的关系可列出Y7、 Y6、Y5、Y4、Y3

30、、Y2、Y1、Y0 与与B3、B2、B1、B0之间的关系之间的关系如表如表6-2所示。根据表所示。根据表6-2可以可以写出写出Y的表达式：的表达式：Y7=（12，13，14，15）Y6=（8，9，10，11，14，15）Y5=（6，7，10，11，13，15）Y4=（4，5，7，9，11，12）Y3=（3，5，11，13）Y2=（2，6，10，14）Y1=0Y0=（1，3，5，7，9，11，13，15 ）2021-12-1东北大学信息学院380149162536496481100121144169196225十进制数十进制数注注0 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0

31、 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 00 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 1Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0输输 出出0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

32、0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B3 B2 B1 B0输输 入入表表6-2 例例6-1的真值表的真值表2021-12-1东北大学信息学院39根据表达式画出根据表达式画出ROM存储点阵如下图。存储点阵如下图。图图6-9 例例6-1ROM点阵图点阵图2021-12-1东北大学信息学院406.3 随机存取存储器随机存取存储器 随机存取存储器随机存取存储器RAM（Random Access Memory）可随时从任一指定地址存入（写入）可随时从任一指定地址存入（写入）或取出（读出）信息。在计算机中，或取出（读出）信息。在计算机中，RAM用用

33、作内存储器和高速缓冲存储器。作内存储器和高速缓冲存储器。RAM分为静分为静态态RAM和动态和动态RAM；静态；静态RAM又分为双极又分为双极型和型和MOS型。型。2021-12-1东北大学信息学院41 6.3.1 静态静态RAM 1、双极型、双极型RAM存储单元存储单元 图图6-10是射极读写存储单元电路，图中是射极读写存储单元电路，图中T1、T2为多为多发射极晶体管，与发射极晶体管，与R1、R2构成触发器。一对发射极构成触发器。一对发射极与行地址译码器的输出线（字线与行地址译码器的输出线（字线）Z信号相接；另信号相接；另一对发射极接到互补的数据线（位线）一对发射极接到互补的数据线（位线）D和

34、和D ，再，再转接到读写电路。转接到读写电路。2021-12-1东北大学信息学院42保持状态保持状态 ：Z为低电平为低电平 0.3V, D和和D为为1.5V或或0.7V，状态不变。，状态不变。读出：读出：字线为字线为+3V，导，导通管发射极电流从位线通管发射极电流从位线流出。检测一根位线上流出。检测一根位线上是否有电流，可读出存是否有电流，可读出存储单元的状态。储单元的状态。图图6-10 射极读写存储单元射极读写存储单元数数据据线线DT2T1VCC（33.5V）R2R1数数据据线线D字线字线ZQQ2021-12-1东北大学信息学院43写入：写入：字线为字线为+3V，写入，写入1，1信号经写入放

35、大器后给信号经写入放大器后给出出D=1， D =0信号，使信号，使T1止，止，T2通，触发器置通，触发器置1。2、静态、静态MOS型型RAM（图（图6-11 六六MOS管组成管组成存储单元）存储单元） T1、T2、T3、T4基本基本RS触发器，触发器，T5、T6为门控管，为门控管，当当Xi为为1时，时，T5、T6导通，触发器输出与位线连接；当导通，触发器输出与位线连接；当Xi为为0时，时，T5、T6截止，触发器输出与位线断开。截止，触发器输出与位线断开。T7、T8门控管，当门控管，当Yj=1时，时，T7、T8导通，位线和数据线接导通，位线和数据线接通；通；Yj=0时，位线与数据线断开。时，位线

36、与数据线断开。2021-12-1东北大学信息学院44T7、T8是数据存入或读出存储内容的控制通道。是数据存入或读出存储内容的控制通道。 T1、T2、T3、T4基本基本RS触发器，触发器，T5、T6为门控管，当为门控管，当Xi为为1时，时，T5、T6导通，触发器输出与位线连接；当导通，触发器输出与位线连接；当Xi为为0时，时，T5、T6截止，触发器输出与位线断开。截止，触发器输出与位线断开。T7、T8门控管，当门控管，当Yj=1时，时，T7、T8导通，位线和数据线接导通，位线和数据线接通；通；Yj=0时，位线与数据线断开。时，位线与数据线断开。T7、T8是数据存入是数据存入或读出存储内容的控制通

37、道。或读出存储内容的控制通道。2021-12-1东北大学信息学院45图图6-11 六管六管NMOS静态存储单元静态存储单元2021-12-1东北大学信息学院46双极型双极型RAM的优点是速度快，但功耗大，集成度的优点是速度快，但功耗大，集成度不高，大容量不高，大容量RAM一般都是一般都是MOS型的。存储单元型的。存储单元有六管有六管CMOS或六管或六管NMOS组成，如图组成，如图6-11所示。所示。T1、T2、T3、T4构成基本构成基本RS触发器，触发器，T5、T6为门为门控管，由行译码器输出控制其导通或截止。当控管，由行译码器输出控制其导通或截止。当Xi为为1时，时，T5、T6导通，触发器输

38、出与位线连接；当导通，触发器输出与位线连接；当Xi 为为0时，时，T5、T6截止，触发器输出与位线断开。截止，触发器输出与位线断开。2021-12-1东北大学信息学院47T7、T8是门控管，由列译码器输出控制其导是门控管，由列译码器输出控制其导通或截止，每一列的位线接若干个存储单元，通或截止，每一列的位线接若干个存储单元，通过门控管通过门控管T7、T8和数据线相连。当和数据线相连。当Yj=1时，时，T7、T8导通，位线和数据线接通；导通，位线和数据线接通；Yj=0时，时，位线与数据线断开。位线与数据线断开。T7、T8是数据存入或读是数据存入或读出存储内容的控制通道。出存储内容的控制通道。202

39、1-12-1东北大学信息学院48 6.3. 2 动态动态RAM 动态动态RAM与静态与静态RAM的区别在于：信息的存储的区别在于：信息的存储单元是由门控管和电容组成。用电容上是否存储单元是由门控管和电容组成。用电容上是否存储电荷表示存电荷表示存1或存或存0。为防止因电荷泄漏而丢失信。为防止因电荷泄漏而丢失信息，需要周期性地对这种存储器的内容进行重写，息，需要周期性地对这种存储器的内容进行重写，称为刷新。动态称为刷新。动态MOS存储单元电路主要是三管和存储单元电路主要是三管和单管结构。单管结构。 2021-12-1东北大学信息学院49 1.三管动态存储单元三管动态存储单元 三管动态三管动态MOS

40、存储单元如图存储单元如图6-12所示。所示。T2为存储为存储管，管，T3为读门控管，为读门控管，T1为写门控管，为写门控管，T4为同一列为同一列公用的公用的预充电管预充电管。代码以电荷的形式存储在。代码以电荷的形式存储在T2管管的栅极电容的栅极电容C中，中，C上的电压控制上的电压控制T2管的状态。管的状态。2021-12-1东北大学信息学院50读出数据：读出数据：输入预充电脉冲，输入预充电脉冲，T4通，通，CD充电到充电到VDD，读数据，读数据线置线置1。读选择线置。读选择线置1 ，若，若C上上原来有电荷，原来有电荷，T2、T3通，通，CD放电，数据线输出放电，数据线输出0。若。若C上上没电荷

41、，没电荷，T2止，止，CD无放电回无放电回路，读数据线为路，读数据线为1，相当反码，相当反码输出。经读放大器放大并反相输出。经读放大器放大并反相后输出即为读出数据。后输出即为读出数据。2021-12-1东北大学信息学院51写入数据：写入数据：令写选择线令写选择线为高电平，为高电平，T1导通，当写导通，当写入入1时，数据线为高电平，时，数据线为高电平，通过通过T1对对C充电，充电，1信号便信号便存到存到C上。上。2021-12-1东北大学信息学院52三管电路的读、写选择线和数据线是分开的，刷新三管电路的读、写选择线和数据线是分开的，刷新操作需要通过外围电路控制，所以电路比较复杂，操作需要通过外围

42、电路控制，所以电路比较复杂，存储单元与外围电路的连线也较多。存储单元与外围电路的连线也较多。图图6-13是单管动态是单管动态MOS存储单元电路，由门控管存储单元电路，由门控管T和和CS构成。写入信息时，字线为高电平，构成。写入信息时，字线为高电平，T导通，导通，对电容对电容CS充电，相当于写入充电，相当于写入1信息。读出信息时，信息。读出信息时，字线仍为高电平，字线仍为高电平， T导通导通CS上信号电压上信号电压VS经过经过T对对C0提供电荷，提供电荷，CS上的电荷将在上的电荷将在CS、C0上重新分配，上重新分配，读出电压读出电压VR为：为：SSSRVCCCV02021-12-1东北大学信息学

43、院53因为因为C0CS，所以读出，所以读出电压比电压比VS小得多，而且每小得多，而且每读一次，读一次，CS上电荷要少很上电荷要少很多，造成破坏性读出。所多，造成破坏性读出。所以通常要求将读出的数据以通常要求将读出的数据重新写入原单元。重新写入原单元。 2.单管动态存储单元单管动态存储单元2021-12-1东北大学信息学院54单管电路的结构简单，但需要使用较灵敏的读出单管电路的结构简单，但需要使用较灵敏的读出放大器，而且每次读出后必须刷新，因而外围控放大器，而且每次读出后必须刷新，因而外围控制电路比较复杂。制电路比较复杂。动态存储单元的电路结构比静态存储单元的结构动态存储单元的电路结构比静态存储

44、单元的结构简单，所以可达到很高的集成度。但不如静态存储简单，所以可达到很高的集成度。但不如静态存储器使用方便，速度也比静态存储器慢得多。器使用方便，速度也比静态存储器慢得多。2021-12-1东北大学信息学院55 6.3.3 集成集成RAM简介简介 图图6-14是是Intel公司的公司的MOS型静态型静态2114的结构图。的结构图。10244位位RAM。可以选择。可以选择4位的字位的字1024个。采用个。采用X、Y双向译码方式。双向译码方式。4096个存储单元排列成个存储单元排列成64行行64列矩阵，列矩阵，64列中每四列为一组，分别由列中每四列为一组，分别由16根根Y译码译码输出线控制。即每

45、一根译码输出线控制存储矩阵中输出线控制。即每一根译码输出线控制存储矩阵中四列的数据输入、输出通路，读写操作在四列的数据输入、输出通路，读写操作在 （读（读/写信号）和写信号）和 （选片信号）的控制下进行。（选片信号）的控制下进行。WR/CS2021-12-1东北大学信息学院56当当 =0且且 =1时，时，实现读出操作，当实现读出操作，当 =0且且 =0时执行写时执行写操作。操作。正确使用正确使用2114 RAM的关键是掌握各种信的关键是掌握各种信号的时序关系。不作号的时序关系。不作详细介绍。详细介绍。CSWR/CSWR/图图6-14 2114RAM10244位位 存储器结构图存储器结构图2021