一种低功耗射频CMOS电荷泵锁相环的设计_周海峰

1、第 39 卷第 1 期2009 年 2月微 电 子 学microelectronicsvol 139, no. 1feb. 2009收稿日期 : 2008 - 06 - 11; 定稿日期 : 2008 - 10 - 31基金项目 : 国家高技术研究发展( 863) 计划基金资助项目( 2008a a04z309)一种低功耗射频cm os 电荷泵锁相环的设计周海峰 , 韩雁 ,董树荣 , 韩晓霞 , 程维维( 浙江大学 微电子与光电子研究所, 杭州 310027)摘要 :描述了基于p 型 csl( current steer log ic) 架构压控振荡器的低功耗射频锁相环设计。其鉴频鉴相器模块

2、采用预充电模式, 具有高速 、 无死区等特点;电荷泵模块在提高开关速度的基础上, 改进了拓扑结构,使充放电电流的路径深度相同, 更好地实现了匹配;为了达到宽调谐范围的目的, 电荷泵模块采用1. 8 v 电源电压 ,而压控振荡器模块采用3. 3 v, 这样可充分利用电荷泵的输出电压范围实现宽调谐。 电路设计基于0. 18 lm 1p6m cm os 工艺 , 芯片实测结果显示, 锁相环工作在 940 m h z 2. 23 gh z 的频率范围内 , 功耗低于 15. 2 mw, 芯片面积为750 lm 400 lm( 不包括 io) 。关键词 :锁相环 ; 射频 ; 压控振荡器 ; 电荷泵中图

3、分类号 : t n402文献标识码 : a文章编号 :1004 - 3365( 2009)01 - 0049 - 04a low-pow er rf cm os charge pum p pl lzh ou h aifeng, h an yan,dong shurong,h an xiaoxia, ch eng weiwei( 1.i nstitu te of m icr oelectr onics and ph otoelectr onics, zhejiang unive rsity , h angzhou 310027 ,p. r. china)abstract:a phase - lo

4、cked loop ( pll ) based on voltage controlled oscillator ( vco) w ith p - type csl ( currentsteer l ogic) structure w aspresented. a pre - chargemode w asused in phase/ frequency detector to realize high speedand dead zone free, etc. the topology of the circuit wasalso enhancedto equalize the dept h

5、s of charge and dischargecurrents, w hich impr oved the cir cuit matching. in order to expand the tuning range of the pll , a1. 8 v power sup -ply w asused in the charge pump module, while a 3. 3 v power supply was used for vco module. this cir cuit wasimplement edin a 0. 18 l m 1p6m cmos technology

6、, and the core chip occupied an areaof 750 lm400 lm.testresults showed that the pll operated in the frequency range between 940 mh z and 2. 23 ghz, w ith a power con -sumpt ion less than 15. 2 mw.key words:phase locked loop ( pll ) ; r adio frequency ( rf) ; voltage contro lled oscillato r ( vco) ;

7、chargepumpeeacc:1280; 22201引言锁相环 ( pll) 技术广泛应用于通讯系统的时钟恢复及无线通讯系统的频率合成 1, 2。随着便携式电子产品的流行, 在 vsli 设计中 , 功耗成为设计关注的重点。随着soc 的发展 , pll 需要集成 在同一块芯片上 , 这对 pll 设计提出了更高的要求 3, 4。低功耗的设计通常利用低电源电压来实现, 但是 , 降低电源电压往往受到所要求的工作频率的限制 ; 另外 , 这也限制了在电源和地之间用于提供尾电流的偏置电路的级联级数。本文采用csl 结构的压控振荡器设计低功耗射频锁相环 ,电路结构简单、 性能高 ; 电荷泵模块采用

8、 1. 8 v 电源电压 , 压控振荡器模块采用3. 3 v, 这样可充分利用电荷泵的输出电压范围, 使锁相环的锁频范围扩大。周海峰等 : 一种低功耗射频cmos电荷泵锁相环的设计2009 年2锁相环结构锁相环实现的功能是使输入参考信号与反馈的比较信号频率及相位一致。基于整数n 分 频的频率合成器的方框图如图1 所示。电路中, 鉴频鉴相器(pfd) 检测参考信号fin及反馈信号 ff b在频率和相位上的偏差, pfd 输出的u p、 down 数 字信号控制电荷泵 ( cp) 电路 , 将 fin和 ff b的偏差转换成相应的电流逻辑状态, 环路滤波器 ( lf) 将该电流转换为模拟电压 ,

9、并滤除高频信号噪声; 环路滤波器的输出电压用来控制压控振荡器( vco) 的输出频率, 分频器 ( fb) 置于反馈回路中,提供分频比n , 压控振荡器的输出频率最终锁定在参考频率的n 倍。图 1电荷泵锁相环结构框图fig. 1block diagram of the charge - pump pll2. 1鉴频鉴相器图 2所示的预充电型鉴频鉴相器是kondoh 等人提出的 5, 其拓扑结构简单, 仅由 18 个晶体管组成,延迟路径仅为三个逻辑门的深度, 寄生电 容很小,可进行高速工作。通过对晶体管尺寸的设计, 可以去除死区 6。相比其他鉴频鉴相器, 该电路具有更高的鉴相灵敏度,且对输入信号

10、的占空比没有要求。图 2预充电型鉴 频/ 鉴相器fig. 2pre - chargepfd2. 2电荷泵在传统电荷泵的基础上, 改进电路结构可以提高电荷泵的工作速度及充放电电流的匹配度。本设计采用图 3 所示的结构。它由恒流源、 电流镜及辅助电路模块三部分组成。电路中,m2 和 m3 的开关速度是整个电路工作速度的主要限制因素。当down 信号从低电平转换为高电平时, m2 的充电时间相当长,这使得 m3 的速度也慢下来, 增加的m4 和 m5 能很好地解决这个问题 7; 当 down 信号转换为高电平时, m3 的栅电压被迅速拉高, 使 m3 导通得更快。从图 4可见 , 增加了 m4 和

11、m5 后,较好地改善了m3 的开关速度。 m4 和 m5 承载相同的电流, 设计时需要注意匹配。另外 , 为了减少m3 栅节点的寄生电容,m4 及 m5 的尺寸应尽量小。2. 3环路滤波器本设计采用二阶无源低通滤波器,结 构如图5所示 , 由两个电容和一个电阻组成。50第 1 期周海峰等 : 一种低功耗射频cmos电荷泵锁相环的设计图 5环路滤波器fig. 52nd- order passive filter环路滤波器的开环传输函数为:f( s)= ( r1+1sc11sc2) =ssz+ 1s(c1+ c2) ( 1+ ssp)( 1)sz= r1c1, sp= r1c1c2c1+ c2(

12、2)锁相环的开环传输函数为:g(s)=kpfdkvcof (s)sn=kpfdkvcos2n( c1+ c2)1+ s sz1+ s sp( 3) g(s)s =j x= -kpfdkvcox2n ( c1+c2)1 +j xsz1 +j xsp( 4)则环路的相位函数为:u( x) = tan- 1( x sz) -tan- 1( xsp) + 180b ( 5)设du ( x)dx= 0, 得到环路带宽 :x= xc xc=1szsp( 6) umax= tan- 1( xcsz) - tan- 1( xcsp)( 7) sp=secumax- tanumaxxc, sz=1x2csp(

13、8)当 x= xc时 ,g(j x )= 1, 推出 : c2=spszkpfdkvcox2n1+ ( xcsz)21+ ( xcsp)2( 9) c1= c2szsp-1( 10) r1=szc1( 11)由( 9) 、 ( 10) 、 ( 11) 式 ,可计算出环路滤波器中元器件的值。3压控振荡器压控振荡器( vco) 是 pll 中的重 要模块 , 其主要设计指标如下 8。1)调谐范围 : vco 的输出频率范围须覆盖应用环境中所需要的全部频率。2)调谐线性 度: 理想的vco 应在整个频率范围内具有恒定的vco 增益 kvco。 vco 增益的恒定将给 pll 的设计带来简化。3) 功

14、耗 : vco 在射 频情况下有较大的动态功耗 ; 在低频情况下则有较大的短路功耗, 且 vco 是pll 系统中主要的功耗源。在 pll 电路中 , 环形 v co 电路可分为两种: 单端 vco 和差分 vco。这两种结构各有优缺点。一般而言 , 单端 vco 电路的输出频率范围比较宽, 差分 vco 电路相对会窄一些; 但是 , 在抑制电源噪声方面 , 差分结构会好一些。本文采用单端vco 中的 csl 架构。该结构一般用在低电压逻辑电路中,具有低功耗的特点, 其结构如图6( a)所示 9。图 6(a) p型 csl 延时单元 ; (b) 电压传输曲线及噪声容限fig. 6 ( a) p

15、 - ty pe csl delay cell; (b) vt c and noise margins本设计采用pm os 对管作为电流控制延时单元的开关管 , nmos 作为电流源器件。这是考虑到可用 n 阱隔离衬底对pm os 对管的噪声 , 同时通过深阱工艺隔离衬底对nm os 电流源的噪声 , 使衬底噪声整体上得到有效抑制。上述 p 型 csl 结构包 括输 入 pm os 开 关管m 1, 二极管形式连接的m2 及 nmos 电流源m3。经过推导 , 振荡幅度的表达式为:$ v= vo h-vo l=vtp+ vdsatm 21-1gv( 12)其中,gv=( w/ l)1( w/

16、l)2,vdsatm 2=2ibias/ kcp( w/ l)2。输出电压摆幅随偏置电流ibias的平方根变化。从电路的电压转移特性曲线( 图 6( b) ) , 可推导出 csl 延时单元的噪声容限:n ml= vdsatm 2( 1-23gv)( 13)nmh=vtp+ vdsa tm 2(1g2v- gv+gv- 1gb- 1)( 14)51周海峰等 : 一种低功耗射频cmos电荷泵锁相环的设计2009 年由以上分析可知, 噪声容限和电路速度均受到gv的影响。设计中, gv取 2 4 之间。当在 csl 输入端加入阶跃信号源时, 根据动态特性分析 , 输出上升延迟时间tlh和下降延迟时间

17、thl分别为 10:tlh= acoutibias( 15)thl= bcoutibias( 16)式中, a和 b为常数 , 可见该环形振荡器的输出频率与偏置电流 ib ias成正比 , 测试结果也证实了这一点。从(12) 式也可看出 ,随着输出频率的提高, 输出电压的摆幅也会增加 , 这对电源噪声的抑制是有益的。图 7 是一个 3 级 csl 架构压控振荡电路,前一级是电压电流转换电路, 中间是振荡级, 后级是输出缓冲级。其中采用低净空压降的共源共栅电路来提高电流源的输出电阻 , 适合低压应用 11。图 7电流控制振荡电路fig. 7schematics of vco with p - t

18、ype csl structure4测试结果本文锁相环采用0. 18 lm 1p6m cm os 工艺实现。图 8 为流片后的裸片图, pll 模块为 750 lm400 lm( 不含 io) 。图 8锁相环芯片照片fig. 8photograph of the pll chip环路设计中 , 电荷泵模块采用1. 8 v 电源电压 ,vco 模块采用3. 3 v 电源电压 , 这样可充分利用电荷泵的输出电压范围, 扩大锁相环的锁定范围。图9 所示为锁相环的锁定范围及与控制电压的关系。从图中可以看出, 控制电压从0. 17 v 变化到1. 72v, 环路均 能锁定。锁相环输出的频率范围为940m

19、 h z 到 2. 23 gh z。图 9pll 锁定频率范围及与控制电压的关系fig. 9tuning characteristics of the vco图 10 所示为压控振荡器及pll 的功耗与频率的关系。随着输出频率的增加 , vco 及 pll 的功耗也随之增加, 且 vco 的功率与输出频率呈良好的线性关系 , 这是由于csl 结构的 vco 输出频率与它的偏置电流成正比, 即与功耗成正比。图 10vco 和 pll 的功耗与频率的关系fig. 10power consumption of vco and pl l vs. fr equency( 下转第 57 页)5结论设计了一

20、个p 型 csl 架构的射频压控振荡器锁相环。设计中, 采用预充电型鉴频鉴相器, 且改进了电荷泵结构。电路采用 0. 18 lm 1p6m cmos工艺实现。实测结果显示,锁相环工作在很宽的频率范围内 , 从 940 mh z 到 2. 23 gh z; 芯片面积小、功耗低、最大功耗仅15. 2 mw。52第 1 期龙英等 : 任意阶开关电流低通滤波器的系统设计计具有非常重要的意义。参 考 文 献: 1h ughes j b, bird n c, macbet h i c, switched -curr ents, a new technique for analogue sampled -

21、datasignal processing c / / ieee circ and syst symp.portland, usa. 1989: 1584 - 1587. 2nga e j, sewel l j i.feasible designs for hig h or-der switched - currentfilters j . iee dev circ andsyst. 1998, 145 ( 5): 297 - 305. 3baru a a, ch andr ak a r m k.syscuf:auto -mated synthesis of switched current

22、filterc / proc7th ieee i nt conf electro, cir c and syst. jounieh,l ebanon. 2000: 999 - 1003. 4robert s g w,sedra a s. synthesizing switchedcurrent filter by transposing the sfgof switchedcapacitorfilter circuits j . ieee trans circ and syst, 1991, 38(2): 337 - 340. 5fiez t , all stot d. a cm ossw i

23、tched current fi-lter technique j . ieee int sol sta cir c conf,1990,37(2) : 206 - 207. 6tou mazou c, hu gh es j b, ba tt ersby n c.switched - currents:an analogue technique fordigitaltechnology m .l ondon:peterperegrinusl td,1993: 161 - 175.7 gao qingyun,qin shicai,jiaxiangluan,et al.computer aided

24、 design of switched current filters c/ / proc 4th int conf asic.shanghai,china. 2001:94 - 97.8高清运 , 曹政新 . 开关电流双二次滤波器的设计 j.固体电子学研究与进展, 2003, 23( 3): 287 - 291.9朱达斌 . 开关电 流椭圆 低通滤 波器 的设 计 j.电 路与系统学报 , 1999, 4( 1): 64 - 69.作者简历 :龙英 (1975 ) ) , 女( 汉族 ) , 湖南安化人 , 讲师 , 2006 年 6 月于湖 南师范大学获硕士学位 , 主要研究方向为开关电流

25、技术、 滤波器设计和信息处理等。何怡刚 ( 1966) ) , 男( 汉族 ) ,湖南邵阳人, 博士 , 教授 , 学术带头人 , 主要研究方向为模拟与数字系统自动测试与故障诊断、电工新技术 、 高速低功耗电路与系统、 智能信号 与信息 处理 、 vlsi 、 soc、 mem s 理论、 设计与测试等 。(上接第 52 页)参 考 文 献: 1ra zavi b.monolithic phase - locked loops and clockrecovery circuits theory and design m.ieee press,1996. 2张奉江 , 周 述涛 , 李儒 章,

26、等. 一 种新 型低 抖动 快速锁定时钟稳定电路 j . 微电子学 , 2008, 38( 1): 137 -140. 3ch en r - y, h sieh m - y , peng p - m, a w ide - rangepower - efficient cm os phase - locked loop w ith a differ-ential range - programmable vco c/int sympsign, circ and syst. 2005. 2: 673 - 676. 4李明剑 ,万天 才, 刘永 光. 单 片集 成的 高 频宽 带 lcvco设计 j . 微电子学 , 2007, 37( 6) : 794 - 797. 5kondoh h. 1. 5 - v 250 - mhz t o3. 0 - v 622 - mhz op -eration cm os phase -