第五章 时序逻辑电路PPT课件

1、第1页/共96页3 3、逻辑关系描述（逻辑函数表达式、逻辑关系描述（逻辑函数表达式三方程组）三方程组）1 1）输出方程）输出方程Y Y1 1=f=f1 1(X(X1 1,X,X2 2, ,X,Xi i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) )Y Y2 2=f=f2 2(X(X1 1,X,X2 2, ,X,Xi i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) ) Y Yj j= f= fj j(X(X1 1,X,X2 2, ,X,Xi i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) ) 2 2）驱动方程）驱动方程Z Z1 1=g=g1 1(X(X1 1,X,X2 2, ,X,X

2、i i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) )Z Z2 2=g=g2 2(X(X1 1,X,X2 2, ,X,Xi i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) ) Z Zm m= g= gj j(X(X1 1,X,X2 2, ,X,Xi i,Q,Q1 1,Q,Q2 2, ,Q,Qm m) )第2页/共96页4 4、分类、分类1 1）按电路中触发器状态变化是否同步分）按电路中触发器状态变化是否同步分: : 同步时序电路、异步时序电路同步时序电路、异步时序电路2 2）按电路输出信号的特性分）按电路输出信号的特性分 米利米利(Mealy)(Mealy)型：型：其输出不仅与现态有关

3、，而且还其输出不仅与现态有关，而且还取决于电路的输入变量。取决于电路的输入变量。Y(tY(tn n)=FX(t)=FX(tn n) )，Q(tQ(tn n) 穆尔穆尔(Moore)(Moore)型：型：其输出仅取决于电路的现态，与其输出仅取决于电路的现态，与输入变量无关。输入变量无关。Y(tY(tn n)=FQ(t)=FQ(tn n)3）状态方程Q1n+1=h1(X1,X2,Xi,Q1,Q2,Qm)Q2n+1=h2(X1,X2,Xi,Q1,Q2,Qm) Qmn+1= hm(X1,X2,Xi,Q1,Q2,Qm)第3页/共96页3）按逻辑功能分计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生

4、器等。一、分析时序逻辑电路的一般步骤 1由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。5.2 时序逻辑电路的分析方法第4页/共96页 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。二、同步时序逻辑电路的分析举例例：试分析图所示的时序逻辑电路。第5页/共96页解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1

5、&FF1FF011nnQQXZ01)(nQXJ1010KnQXJ0111K （2）写出驱动方程：（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：第6页/共96页输出方程简化为：由此作出状态表及状态图。10000010()nnnnnQJ QK QXQQ11111101()nnnnnQJ QK QXQQ1010nnnQQ Q1101nnnQQ Q10nnZQ Q（4）作状态转换表及状态图 当X=0时：触发器的次态方程简化为：第7页/共96页由此作出状态表及状态图。将X=0与X=1的状态图合并 起来得完整的状态图。0001100/00/00/1

6、1/11/01/01010nnnQQ Q1101nnnQQ Q10nnZQ Q当X=1时：触发器的次态方程、输出方程简化为：第8页/共96页（5）画时序波形图。0001100/00/00/11/11/01/01Q0QXCPZ根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。第9页/共96页（6）逻辑功能分析： 当X=1时：按照减1规律从10010010循环变化，并每当转换为00状态（最小数）时，输出Z=1。 该电路一共有个状态00、01、10。 当X=0时：按照加规律从00011000循环变化，并每当转换为10状态（最大数）时，输出Z=1。所以该电路是一个可控的3进制计数器。000110

7、0/00/00/11/11/01/0图例完整的状态图第10页/共96页三、异步时序逻辑电路的分析*分析异步时序逻辑电路的分析方法与同分析异步时序逻辑电路的分析方法与同步时序逻辑电路的分析方法有差异：分析异步时序逻辑电路的分析方法有差异：分析异步时序逻辑电路时需找出每次电路状态转换步时序逻辑电路时需找出每次电路状态转换时哪些触发器有时钟信号（计算触发器次时哪些触发器有时钟信号（计算触发器次态），哪些触发器没有时钟信号（触发器保态），哪些触发器没有时钟信号（触发器保持原态）。其它步骤、方法一样。持原态）。其它步骤、方法一样。异步时序逻辑电路的分析举例*第11页/共96页例：试分析图所示的时序逻辑电

8、路该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。时钟方程：CP0=CP （时钟脉冲源的上升沿触发。）CP1=Q0 （当FF0的Q0由01时，Q1才可能改变状态。）第12页/共96页（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：1111nnQDQ1000nnQDQ（CP由01时此式有效） （Q0由01时此式有效） 输出方程：各触发器的驱动方程：10nnZQ Q11nZQ00nZQ第13页/共96页（5）逻辑功能分析 由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，

9、Z是借位信号。Q/0/0/110111000Q/001Z1QCPQ0（4）作状态转换图、时序图。第14页/共96页集成数码寄存器74LSl75 ：一、 数码寄存器数码寄存器存储二进制数码的时序电路组件。1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR5.3 若干常用时序逻辑电路数码寄存器和移位寄存器第15页/共96页D0D3是并行数据输入端，CP为时钟脉冲端。Q0Q3是并行数据输出端。74LS175的功能:RD是异步清零控制端。第16页/共96页1单向移位寄存器（1）右移寄存器（D触发器组成的4位右移寄存器）右

10、移寄存器的结构特点:左边触发器的输出端接右邻触发器的输入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3二、移位寄存器移位寄存器-不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。第17页/共96页QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：X X第18页/共96

11、页在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。CPQ0Q1Q21234567893QID1110右移寄存器的时序图：由于右移寄存器移位的方向为DIQ0Q1Q2Q3，即由低位向高位移，所以又称为上移寄存器。第19页/共96页左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 输 出3QQ1QQID串行输入串行输出2D3D（2）左移寄存器2 双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移

12、位寄存器。第20页/共96页其中，DSR为右移串行输入端，DSL为左移串行输入端。当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行输入SLD（左移）串行输入DSR（右移）串行输出DOR（右移）串行输出DOL（左移）移位控制SS=1：右移S=0：左移并 行 输 出当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；第21页/共96页7419474194为四位双向移位寄存为四位双向移位寄存器。器

13、。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1和Q2、 Q3为并行输出端。 DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD三、集成移位寄存器74194第22页/共96页74194的功能表：第23页/共96页书中书中239239页：页：图，用图，用74LS194A74LS194A接成多位（接成多位（8 8位）位）双向移位寄存器的接法。只需将其中一片的双向移位寄存

14、器的接法。只需将其中一片的Q Q3 3接接至另一片的至另一片的D DIRIR端，而将另一片的端，而将另一片的Q Q0 0接到这一片接到这一片的的D DILIL，同时把两片的，同时把两片的S S1 1、S S0 0、CPCP和（和（R RD D非）分别非）分别并联就行。并联就行。例书中例书中23923974238(474238(4位加法器位加法器) )、74LS194A(474LS194A(4位双向移位寄位双向移位寄存器存器) )注意本书中的寄存器排位顺序注意本书中的寄存器排位顺序( (低位到高低位到高位位:Q:Q0 0Q Q1 1Q Q2 2Q Q3 3），右移为低位到高位，左移为高位），右移

15、为低位到高位，左移为高位到低位。到低位。第24页/共96页计数器计数器用以统计输入脉冲CP个数的电路。计数器不仅能用于对时钟脉冲计数，还可以用计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲序列以及进行数于分频、定时、产生节拍脉冲序列以及进行数字运算等。字运算等。主要特点：主要特点：1 1）一般只输入）一般只输入CPCP，不另加输入信号，输出通常，不另加输入信号，输出通常是现态的函数，是一种是现态的函数，是一种MooreMoore型的时序电路；型的时序电路；2 2）电路组成主要是时钟触发器，且多为）电路组成主要是时钟触发器，且多为T T、T T/ /触发器。触发器。第25页/

16、共96页计数器的分类：（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是二-十进制计数器。（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。（4）按计数器的计数容量来区分，如十进制计数器、六十进制计数器和十三进制计数器。第26页/共96页 由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路。 因为是“同步”式所以将所有触发器的CP端连在一起，接计数脉冲。 然后分析状态图，选择适当的JK信号。一、二进制计数器1、二进制同步计数器 （1）二进制同步加法计数器第27页/共96页

17、计数规则：计数规则：241241页，在一个多位二进制数的末位上加页，在一个多位二进制数的末位上加1 1时，时，若其中第若其中第i i位（即任何一位）以下各位皆为位（即任何一位）以下各位皆为1 1时，则第时，则第i i位改位改变状态（由变状态（由0 0变为变为1 1，由，由1 1变为变为0 0），而最低位的状态每次加），而最低位的状态每次加1 1时都要改变。例如：时都要改变。例如：同步计数器既可用同步计数器既可用T T触发器构成，也可用触发器构成，也可用T T触发器构成。触发器构成。 如果用如果用T T触发器构成，则每次触发器构成，则每次CPCP信号到达时应使该翻转信号到达时应使该翻转的那些触发

18、器输入控制端的那些触发器输入控制端T Ti i=1=1，不该翻转的不该翻转的T Ti i=0=0。（即用信（即用信号去控制）号去控制） 如果用如果用T T触发器构成，则每次触发器构成，则每次CPCP信号到达时只能加到信号到达时只能加到该翻转的那些触发器的该翻转的那些触发器的CPCP输入端上，而不能加给那些不该输入端上，而不能加给那些不该翻转的触发器。（即用翻转的触发器。（即用CPCP去控制）去控制） 用用T T触发器构成的计数器，第触发器构成的计数器，第i i个触发器的输入控制端个触发器的输入控制端T Ti i应输入的驱动方程通式：应输入的驱动方程通式：T Ti i=Q=Qi-1i-1 Q Q

19、i-2i-2 Q Q1 1 Q Q0 0第28页/共96页由构成的由构成的4 4位同步计数器（先由位同步计数器（先由JKJK构成构成T T）各触发器的）各触发器的驱动方程为：驱动方程为：T T0 0=1=J=1=J0 0=K=K0 0 最低位的状态在每次减最低位的状态在每次减1 1时都要改变，即时都要改变，即T T0 0=1=1（不在（不在T Ti i 公式里）公式里）T T1 1=Q=Q0 0=J=J1 1=K=K1 1T T2 2=Q=Q0 0Q Q1 1=J=J2 2=K=K2 2T T3 3=Q=Q0 0Q Q1 1Q Q2 2=J=J3 3=K=K3 3状态方程为：状态方程为：输出方

20、程为：输出方程为：C=QC=Q0 0Q Q1 1Q Q2 2Q Q3 3100110101120120121301230123nnnnnnnnnnnnnnnnnnnnnnnQQQQ QQ QQQ Q QQ Q QQQ Q Q QQ Q Q Q第29页/共96页经过分析电路图状态可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1= Q0 。FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。所以选J2=K2= Q0Q1FF3： 当Q0Q1Q3=1时， 来一个CP，向相反的状态翻转一次。所以选J

21、3=K3= Q0Q1Q31KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR1第30页/共96页CPQ0Q1Q2Q3用“观察法”作出该电路的时序波形图和状态图。由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。第31页/共96页将加法计数器和减法计数器合并起来，并引入一加/减控制信号便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。最低位的状态在每次减1时都要改变，即

22、T0=1(不在Ti公式里)（3）二进制同步可逆计数器（2）二进制同步减法计数器分析4位二进制同步减法计数器的状态表，书中246页，第i位触发器输入端Ti的逻辑式通式为：只要将各触发器的驱动方程改为：1210iiiTQQQ Q0001101220123301231JKTJKQTJKQ QTJKQ Q QT000110220101330120121JKJKXQX QJKXQ QX Q QJKXQ Q QX Q Q Q第32页/共96页作出二进制同步可逆计数器的逻辑图：实现了可逆计数器的功能。QR02Q11JQCRRQFF清零脉冲FFC10C11K1K计数脉冲1K1QC12RCPQ1J1FF1J1J

23、1KQR3C1FF3Q&111X 加/减控制信号当控制信号X=0时，FF1FF3中的各J、K端分别与低位各触发器 的端相连，作减法计数。Q当控制信号X=1时，FF1FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。第33页/共96页工作原理：（256页） 4个JK触发器都接成T触发器。在做“加1”计数时采取从低位到高位逐位进位的方式工作的。因此， 其中的各个触发器不是同时翻转的。若用下降沿动作的触发器T组成计数器，则只要将低位触发器的Q端接至高位触发器的时钟输入端就行。当低位由1变为0时，Q端的下降沿正好可以作为高位的时钟信号。 1J1KC12Q1QCPFF3R1KFF21

24、JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ2、二进制异步计数器 （1）二进制异步加法计数器（4位） 第34页/共96页每当Q0由1变0，FF1向相反的状态翻转一次；每当Q1由1变0，FF2向相反的状态翻转一次；每当Q2由1变0，FF3向相反的状态翻转一次。 每来一个CP的下降沿时，FF0向相反的状态翻转一次；第35页/共96页由时序图可以看出，由时序图可以看出，Q Q0 0、Q Ql l、Q Q2 2、Q Q3 3的周期分别是计的周期分别是计数脉数脉冲冲(CP)(CP)周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也倍，

25、因而计数器也可作可作为为分频器。分频器。CPQ0Q1Q2Q3用“观察法”作出该电路的时序波形图和状态图。第36页/共96页（2）二进制异步减法计数器书中书中257257页，图下降沿动作的异步二进制减法计数器，页，图下降沿动作的异步二进制减法计数器，Q Q非作高位非作高位CP CP ，用，用JKJK触发器连成触发器连成T T/ /触发器构成。触发器构成。工作原理：D触发器也都接成T触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。C1CPFF31DQ3计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1

26、Q1DQQ00FFC1R0Q清零脉冲CR用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。第37页/共96页231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3二进制异步减法计数器的时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。第38页/共96页(1)4位二进制同步加法计数器74161(书中245页,图RC1&Q1J1K&

27、13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO3集成二进制计数器举例第39页/共96页w74161具有以下功能：41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO 计数。 同步并行预置数。RCO为进位输出端。 保持。 异步清零。第40页/共96页QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计

28、数保持第41页/共96页LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D(2)4位二进制同步可逆计数器74191(书中248页，图第42页/共96页当N=2n时，就是前面讨论的n位二进制计数器；当N2n时，常称为非二进制计数器。非二进制计数器中最常用的是十进制计数器。二、非二进制计数器（书中251页）N进制计数器又称模N计数器。1.8421BCD码同步十进制加法计数器(书中251页，图，图电路，是用同步二进制(四位)加法计数

29、器如图电路的基础上略加修改而成，由T触发器组成的同步十进制加法计数器。应使1001加1后为0000。电路改成：第十个CP输入后，FF1和FF2维持0状态不变，FF0和FF3从1翻转为0，故电路返回0000。第十个CP输入时，应使T0=1，T1=0，T2=0，T3=1。第43页/共96页驱动方程改为： 设计时要保证不影响设计时要保证不影响00000000至至10011001十个数的计数，十个数的计数，例如从例如从10001000加一个加一个CPCP计至计至10011001时，驱动方程为：时，驱动方程为：原来为原来为: :01032013012031TTQ QTQ QTQ Q QQ Q010201

30、30121TTQTQ QTQ Q Q01032013012031001TTQ QTQ QTQ Q QQ Q第44页/共96页 图电路，图电路，是用同步二进制是用同步二进制( (四位四位) )减法计数减法计数器如图电路的基础上略加修改而成，由器如图电路的基础上略加修改而成，由T T触发器触发器组成的同步十进制减法计数器。应使组成的同步十进制减法计数器。应使00000000减减1 1后后变为变为1001 1001 。电路改成：电路改成：第十个第十个CPCP输入后，输入后，FFFF1 1和和FFFF2 2维持维持0 0状态不变，状态不变，FFFF0 0和和FFFF3 3从从0 0翻转为翻转为1 1，

31、故电，故电路返回路返回10011001。第十个。第十个CPCP输入时，应使输入时，应使T T0 0=1=1，T T1 1=0=0，T T2 2=0=0，T T3 3=1=1。8421BCD码同步十进制减法计数器第45页/共96页QQ1KR1J2QC10C111JFFRQ计数脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：01J 01K 130nnJQ Q10nKQ210nnJQ Q210nnKQ Q3210nnnJQ Q Qn30KQ第46页/共96页先写出JK触发器的特性方

32、程： （2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：130nnJQQ01J01K10nKQ210nnJQQ210nnKQ Q3210nnnJQ Q Qn30KQ1nnnQJQKQ1000000nnnnQJ QK QQ11111130101nnnnnnnnQJ QK QQ Q QQ Q122222102102nnnnnnnnnQJ QK QQ Q QQ Q Q133333210303nnnnnnnnnQJ QK QQ Q Q QQ Q第47页/共96页设初态为Q3Q2Q1Q0=0000 ，代入次态方程进行计算，得状态转换表如表所示。（3）作状态转换表。第48页/共96页231

33、0QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（4）作状态图及时序图。第49页/共96页 由于电路中有 4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。 当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。2310QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循环（5）检查电路能否自

34、启动 用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。第50页/共96页用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：CP2=Q1（当FF1的Q1由10时，Q2才可能改变状态。)（1）写出各逻辑方程式。时钟方程：CP0=CP（时钟脉冲源的下降沿触发。)CP1=Q0（当FF0的Q0由10时，Q1才可能改变状态。)CP3=Q0（当FF0的Q0由10时，Q3才可能改变状态。)1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&28421BCD码异步十进制加法

35、计数器第51页/共96页1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&各触发器的驱动方程：01J 01K 13nJQ11K 21J 21K 321nnJQ Q31K 第52页/共96页（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：01J 01K 13nJQ11K 21J21K321nnJQ Q31K1000000nnnnQJ QK QQ（CP由10时此式有效） 11111131nnnnnQJ QK QQ Q（Q0由10时此式有效） 1222222nnnnQJ QK QQ（Q1由10

36、时此式有效） 133333213nnnnnnQJ QK QQ Q Q（Q0由10时此式有效） 第53页/共96页设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。（3）作状态转换表。第54页/共96页3Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL3集成十进制计数器举例(1)8421BCD码同步加法计数器74160(与74161功能类似)(书中253页)第55页/共96页二进制计数器的时钟输入端为CP1,输出端为Q0；五进制计数

37、器的时钟输入端为CP2,输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。(2)二五十进制异步加法计数器74290(书中259页)第56页/共96页第57页/共96页 异步清零。 计数。 异步置数（置9）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR74290的功能：第58页/共96页书中书中259259页：页：若以若以CP0CP0为计数输入端、为计数输

38、入端、Q0Q0为输为输出端，即得到二进制计数器（或二分频器）；出端，即得到二进制计数器（或二分频器）；若以若以CP1CP1为计数输入端、为计数输入端、Q1Q1、Q2Q2、Q3Q3为输出端，为输出端，即得到五进制计数器（或五分频器）；若将即得到五进制计数器（或五分频器）；若将CP1CP1与与Q0Q0相连，同时以相连，同时以CP0CP0为计数输入端，为计数输入端，Q0Q0、Q1Q1、Q2Q2、Q3Q3为输出端，即得到十进制计数器为输出端，即得到十进制计数器（或十分频器）。（或十分频器）。第59页/共96页1计数器的级联（书中263，MN的情况，M=N1*N2）（1）同步级联。例：用两片4位二进制加

39、法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。低位向高位进位按十六进制方式。高位使能端由低位的进位供给，共用CP，叫并行进位方式。3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q三、集成计数器的应用第60页/共96页LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计

40、数脉冲D/UENL013 2Q Q Q QQ6Q7Q4Q5D（2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。高位的CP由低位的进位供给,叫串行进位方式。第61页/共96页例:如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q（3）用计数器的输出端作进位/借位端 有的集成计数器

41、没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。第62页/共96页2组成任意进制计数器MN的情况(260页） 充分利用清零端或置数控制端，让电路跳过某些状态而获得。设法跳过N-M个状态。书中图同步与异步置数置零的区别.例：用集成计数器74160和与非门组成的6进制计数器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3（1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 第63页

42、/共96页QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132Q Q Q Q3Q0010000000011Q0001Q1Q010020101（2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163(具有同步清零端)和与非门组成的6进制计数器。第64页/共96页LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010（3）异步预置数法异步预置数法适

43、用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。第65页/共96页QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。第66页/共96页 先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。（整体置零法）解：因为N48，而74160为模10计数器，所以要用两片74160构

44、成此计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13D D3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1计数脉冲&11例用74160组成48进制计数器。第67页/共96页例:某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器,将其分频为频率为1Hz的脉冲信号。D13D D3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDC

45、P0EPD1L2D1RCO3ETDQD074161(1)2Q111111ff=1Hz=32768Hz3组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。解解: :因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1Hz1Hz的脉冲信号。的脉冲信号。 因此将四片因此将四片7416174161级联，从高位片级联，从高位片(4)(4)的的Q Q2 2输出即可。输出即可。( (例例第68页/共96页例：用74161及门电路构成序列信号发生器。其中:74161与G1构成了一个模5计数器

46、。因此，这是一个01010序列信号发生器，序列长度P=5。4组成序列信号发生器（书中273页，*序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。第69页/共96页例试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。第70页/共96页74161DD32DDLQQRDQ01301CPCP1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y

47、7Y5组成脉冲分配器（*顺序脉冲发生器，74138为3线8线译码器）第71页/共96页环形计数器的特点： 电路简单，N位移位寄存器可以计N个数，实现模N计数器状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。先按下按键START使S1=1，S0 =1(固定)，移位寄存器先把数 1000（D0D1D2D3）并行置入 Q0Q1Q2Q3，然后，S1=0，S1=1，寄存器在CP作用下做右移工作。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q001010001四、移位寄存器构成的移位型计数器(书中266页)1. 环形

48、计数器第72页/共96页 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一般来说，N 位移位寄存器可以组成模2N的扭环形计数器,只需将末级输出反相后,接到串行输入端。（下图为模8的扭环形计数器）Q100000012QQ00000300111Q11000111111011112扭环形计数器（也称约翰逊计数器，268页）第73页/共96页1同步时序逻辑电路的设计步骤(3)状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。(1)根据设计要求，设定状态，导出对应状态图或状态表。(2)状态化简。消去多余的状态，得简化状态图（表）。(4)选择触发器的类型。(5)根

49、据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。(6)根据输出方程和驱动方程画出逻辑图。(7)检查电路能否自启动。一、同步时序逻辑电路的设计方法5.4 时序逻辑电路的设计方法第74页/共96页(2)状态分配，列状态转换编码表。(1)根据设计要求，设定状态，画出状态转换图。该状态图不须化简。S0S1S2S3S42同步计数器的设计举例例设计一个同步5进制加法计数器第75页/共96页Q Q10n n2Qn1000011110001010100011000(3)选择触发器。选用JK触发器。(4)求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡

50、诺图。第76页/共96页Q Q1 0n n2Qn1000011110001010100011000根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：n2Q1 0QnQn10J200QnnQ1 02=J0001111010nQ21nQ Qn02K00101101011K=21第77页/共96页Q Q1 0n n2Qn1000011110001010100011000nQ21nQ Qn00J00101101011102n=Q0J0110001102nQQQ1n0n0K111K0=11nQ21nQ Qn01J0nQ0J=1001011010100110001102nQ0QQ1n0n1K11

51、0n=Q1K第78页/共96页(5)将各驱动方程与输出方程归纳如下：(6)画逻辑图。QC1C1Q1K1J1J1J1K1KC1Q&2Q0QQ1CPY进位输出再画出输出卡诺图可得电路的输出方程：100111YQ01QQ0nn1n20010000第79页/共96页(7)检查能否自启动可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/1利用逻辑分析的方法画出电路完整的状态图。第80页/共96页S0初始状态或没有收到1时的状

52、态；例书中280页) 设计一个串行数据检测器。该检测器有一个输入端X， 它的功能是对输入信号进行检测。当连续输入三个1(以及三个以上1)时，该电路输出Y=1， 否则输出Y=0。 解：(1)根据设计要求，设定状态:S2连续收到两个1后的状态；S1收到一个1后的状态；S3连续收到三个1(以及三个以上1)后的状态。3一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。第81页/共96页(2)根据题意可画出原始状态图：S0S1S2S3X/YS0/00/00/01/01/01/11/10/0S2SS10X/YS0/00/01/01/00/01/1(3)状态化简。 观

53、察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图:第82页/共96页(5)选择触发器。 本例选用2个D触发器。1/00/01/00/00/0X/Y1/1Q1Q0000111图例编码后的状态图(4)状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取。S0 =00、S1 =01、S2 =11。第83页/共96页由输出卡诺图可得电路的输出方程：(6)求出状态方程、驱动方程和输出方程。列出D触发器的驱动表、画出电路的次态和输出卡诺图。第84页/共96页0Q0n1011000D0D=0100n1Q111QnX011

54、X1Q110010X0n010010Q0nD01110D = X根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：由各驱动卡诺图可得电路的驱动方程：第85页/共96页0/01/0100/001Q1/10/0111/11/01X/Y0000/0QQ0C11DQC11DQX&CPQ1Y&(7)画逻辑图。 根据驱动方程和输出方程，画出逻辑图。(8)检查能否自启动。第86页/共96页(1)根据设计要求，设定7个状态S0S6。进行状态编码后，列出状态转换表。例书中287页，但为同步)设计一个异步7进制加法计数器.*异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。第87页/共96页为触发器选择时钟信号的原则是：触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。触发器状态不需翻转时,“多余的”时钟信号越少越好。结合7进制计数器的时序图，并根据上述原则，选：CPQ0Q1Q2Y(2)选择触发器。本例选用下降沿触发的JK触发器。(3)求各触发器的时钟方程，即为各触发器选择时钟信号。第88页/共96页(4)求各触发器的驱动方程和进位输出方程。画出电路的次态卡诺图和JK触发器的驱动表：Q Q1 0n n2Qn10000111100010101000111011