第9章数字接口例及分析

1、第第9 9章章 数字接口实例及分析数字接口实例及分析edaeda技术与技术与vhdlvhdl设计设计数字接口实例数字接口实例1 1stbusstbus总线总线n st-bus总线是一种时分复用总线，它用严格的时钟关系进行帧的定位（同步）和比特的定位（同步），这种总线在数字电路交换系统中得到了广泛的应用。各种语音、数据信息按照时分复用的方式在总线中传输、交换。 数字接口实例数字接口实例1 1stbusstbus总线总线帧时钟信号、比特时钟和数据时序关系帧时钟信号、比特时钟和数据时序关系用户a用户b fpgatp3067tp3067 控制模块时隙交换实现框图时隙交换实现框图tp3067tp3067

2、时序图时序图数字接口实例数字接口实例2 2复接分接接口设计复接分接接口设计n 数字复接的定义为将两个或多个低速数字流合并成一个高速数据流的过程、方法。它是提高线路利用率的一种有效方法。例如，我们把4路2mbps的数据流合并成一条8mbps的高速数据流，就是数字复接。而把高速数据流分解为多路低速数据流，就是数字分接。 ts012345678910111213141516171819202122232425262728293031f0f1f2f3f4f5f6f7f8f9f10f11f12f13f14f1500110110000111a2abcdabcdabcdabcd复帧同步信号备用比特ch1ch

3、16ch2ch17abcdabcdch15ch30f1f2f15帧同步信号1a111111保留给国内通信用帧同步时隙话路时隙话路时隙信令时隙ch30(ch16 ch29)(ch1 ch15)32路时隙，256 bit,125 s16帧，2.0 ms复帧结构帧结构偶帧ts0奇帧ts0488 ns3.91 s复帧结构复帧结构ram1_aram2_aram选择复接 地址产生单元sti1sti2storam2_bram1_b2m/4m2m/4m变换数字复接变换数字复接ram1_aram2_aram选择选择器 地址产生单元stisto1选择器sto2ram2_bram1_b4m/2m4m/2m变换数字分

4、接变换数字分接 状态相应动作状态0sti1写入ram1asti2写入ram2asto从ram1b中读取数据状态1sti1写入ram1asti2写入ram2asto从ram2b中读取数据状态2sti1写入ram1bsti2写入ram2bsto从ram1a中读取数据状态3sti1写入ram1bsti2写入ram2bsto从ram1b中读取数据数字复接状态数字复接状态 状态相应动作状态0sti写入ram1asto1从ram1b中读取数据sto2从ram2b中读取数据状态1sti写入ram2asto1从ram1b中读取数据sto2从ram2b中读取数据状态2sti写入ram1bsto1从ram1a中读

5、取数据sto2从ram2a中读取数据状态3sti写入ram2bsto1从ram1a中读取数据sto2从ram2a中读取数据数字分接状态数字分接状态数字接口实例数字接口实例3 3i2ci2c接口设计接口设计n i2c(interintegrated circuit)总线是一种由philips公司开发的两线式串行总线，用于连接微控制器及其外围设备。i2c总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用。起始和结束条件起始和结束条件i2ci2c总线传输及响应总线传输及响应x9241x9241操作时序操作时序x9241x9241操作指令操作指令 指令 指令格式i3 i2 i1

6、 i0 p1 p0 r1 r0读wc 1 0 0 1 1/0 1/0 - -写wc 1 0 1 0 1/0 1/0 - -读dr 1 0 1 1 1/0 1/0 1/0 1/0写dr 1 1 0 0 1/0 1/0 1/0 1/0dr-wc 1 1 0 1 1/0 1/0 1/0 1/0wc-dr 1 1 1 0 1/0 1/0 1/0 1/0all dr-wc 0 0 0 1 - - 1/0 1/0allwc-dr 1 0 0 0 - - 1/0 1/0递增/减 0 0 1 0 1/0 1/0 - -数字接口实例数字接口实例4 4uartuart接口设计接口设计v通用异步收发器通用异步收发器

7、vuartuart：（：（universal asynchronous universal asynchronous receiver and transmitterreceiver and transmitter）v典型的芯片有：典型的芯片有：intel 8250/8251,16550intel 8250/8251,16550v“串行通信串行通信”是指外设和计算机间使用一是指外设和计算机间使用一根根数据信号线数据信号线( (另外需要地线另外需要地线),),数据在一根数据信数据在一根数据信号线上一位一位地进行传输，每一位数据都占号线上一位一位地进行传输，每一位数据都占据一个固定的时间长度据一个

8、固定的时间长度串行通信串行通信物理的传输物理的传输比特同步（接收方能正确接收比特）比特同步（接收方能正确接收比特）和处理器如何沟通（速率匹配、总线转换）和处理器如何沟通（速率匹配、总线转换）帧同步（接收方能正确接收帧、报文）帧同步（接收方能正确接收帧、报文）需要思考的问题需要思考的问题帧同步和比特同步帧同步和比特同步idel idel ：空闲状态空闲状态start_rxstart_rx：搜索到开始位状态搜索到开始位状态edge_rxedge_rx：采样边沿状态采样边沿状态shift_rxshift_rx：移位状态移位状态stop_rxstop_rx：等待停止位状态等待停止位状态rxovfrxo

9、vf：错误状态错误状态接收机状态设计接收机状态设计处理器接口设计（读操作）处理器接口设计（读操作）处理器接口设计（写操作）处理器接口设计（写操作）地址译码地址译码vhdlvhdl关键代码关键代码fpga_cs if(data_cpu = 10100101) then channel_controlone = 1; -led_controlone = 0; else channel_controlone = 0; -led_controlone 。 when others = end case; end if;end if;end process;写操作关键代码写操作关键代码 process(c

10、s_fpga,rw_mpu,data_cpu,edata) begin if(cs_fpga = 0) then if(rw_mpu = 1) then case address_low(3 downto 0) is when 0000 = data_cpu data_cpu data_cpu = zzzzzzzz; end case; else data_cpu = zzzzzzzz; end if; end if; end process;读操作关键代码读操作关键代码 0 0：register1register1：tdata tdata 发送数据寄存器发送数据寄存器 1 1：registe

11、r2register2： rdata rdata 接收数据寄存器接收数据寄存器 2 2：register3register3： configure1 configure1 控制寄存器控制寄存器1 1 3 3：register4register4：configure2 configure2 控制寄存器控制寄存器2 2 4 4：register5register5：interflag interflag 状态寄存器状态寄存器 寄存器定义寄存器定义 比特位 定义 描述 d3-d0 波特率选择0000 12000001 24000010 48000011 96000100 192000101 3840

12、0 d4 中断屏蔽0: 关闭1：打开 d5 复位0:复位1：工作 d7-d6 备用控制寄存器控制寄存器1 1 比特位 定义 描述 d1-d0 数据长度选择0 0 5比特0 1 6比特1 0 7比特1 1 8比特 d2 停止位选择 d3 奇偶使能0：不用奇偶 1：使用奇偶 d4 奇偶选择0：奇校验 1：偶校验 d6-d5 接收fifo触发门限0 0 1字节0 1 4字节1 0 8字节1 1 14字节0： 1位停止位1： 2位停止位控制寄存器控制寄存器2 2 d3-d0 说明 0 0 0 0没有中断源 0 0 0 1over run错误（接收数据被冲掉） 中断等级1 0 0 1 0接收奇偶校验错误 中断等级2 0 0 1 1接收数据帧错误（格式） 中断等级3