惠州学院数电时序逻辑电路PPT课件

1、一、时序逻辑电路的结构特点：X(x1，x2，xi) 输入信号Y(y1，y2，yj) 输出信号Z (z1，z2，zk) 存储电路的输入信号Q(q1，q2，qL) 存储电路的输出信号1.时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。2.存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出组组合合逻逻辑辑电电路路存存储储电电路路x1x2xiy1y2yjz1zkq1qL第1页/共92页Y(tn) = FX(tn)，Q(tn) 输出方程Q(tn+1) = GZ(tn)，Q(tn) 状态方程Z(tn) = HX(tn)，Q(tn) 驱动方程（激励方程）tn，tn+1表

2、示相邻的两个离散时间；q1，q2，, qL为状态变量，代表存储器的输出状态，Q为状态向量组组合合逻逻辑辑电电路路存存储储电电路路x1x2xiy1y2yjz1zkq1qL第2页/共92页1.按照存储单元状态变化的特点，时序电路可以分成同步时序电路和异步时序电路两大类。 在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。 而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。一、时序逻辑电路的分类：第3页/共92页2.按照输出信号的特点，时序电路可分为米里型（meal

3、y）和摩尔型（moore）两种。 mealy型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数Y为：Y(tn) = FX(tn)，Q(tn) moore型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数Y为：Y(tn) = FQ(tn)第4页/共92页三、时序机：用输入信号和电路状态（状态变量）的逻辑函数去描述时序电路逻辑功能的方法也叫做时序机（状态机）。 时序电路的典型电路有：寄存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。第5页/共92页 只要能写出给定逻辑电路的输出方程、状态方程、驱动方程，就能表示其逻辑功能，可据此求出在任意给定输

4、入变量和电路现状态下电路的次态和输出。第6页/共92页写各触发器的驱动方程写电路的输出函数写触发器的状态方程及时钟条件作状态转换表及状态转换图作时序波形图得到电路的逻辑功能同步时序电路的分析方法输入端的表达式，如T、J、K、D。组合电路的输出把驱动方程代入特性方程描述输入与状态转换关系的表格画出时钟脉冲作用下的输入、输出波形图第7页/共92页1.从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电路的输出方程。2.求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。一般步骤：3.列出完整的状态转换真值表（包括检查电路能否自启动

5、）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。4.确定时序电路的逻辑功能。第8页/共92页例:做出下图此时序逻辑电路的状态转换表,状态转换图和时序图 J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n J3=Q1n Q2n ，K3=Q2nYC11J1KQF1C11J1KQF2C11J1KQF3&CP&1根据图可写出电路的驱动方程：第9页/共92页将驱动方程代入JK触发器的特征方程Qn+1=JQn + KQn中，得状态方程为： Q1n+1=

6、Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3写出输出方程为：Y=Q2Q3第10页/共92页 由于电路每一时刻的状态都和电路的历史情况有关的缘故,所以我们有必要将在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。 状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值; 以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。第11页/共92页Q1n+1= 0

7、0 0 =1 1=1Q2n+1= 0 0 + 0 0 0=0Q3n+1= 0 0 0 + 0 0=0 Y=0 0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：又以001为初态，代入得 Q1n+1= 0 0 1 =0Q2n+1= 1 0 + 1 0 0=1Q3n+1= 1 0 0 + 0 0=0 再以010为初态，代入得如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。Q1n+1= 1 0 0 =0 0=1Q2n+1= 0 1 + 0 0 1=1Q3n+1= 0 1 0 + 1 0=0

8、第12页/共92页CP Q3Q2Q1Y00000100102010030110410005101061101700000111110000每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。若电路初态为111，代入方程得：Q3Q2Q1=000，Y=1状态转换图：更形象表示时序电路的逻辑功能。代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1代表状态第13页/共92页时序图：在时钟脉冲序列作用下

9、电路状态，输出状态随时间变化的波形图叫做时序图。tQ1tQ2tQ3tYtCP第14页/共92页例：例：已知某同步时序电路的逻辑图，分析电路的逻辑功能。解：1.写出各触发器的驱动方程和电路的输出方程。驱动方程：T1= XQ1nXT2= XQ1n输出方程:XQ1nQ2nZ = XQ2nQ1n2.写状态方程T触发器的特性方程为：nn1nQTQT Q nQT将T1n、 T2n代入则得到两个触发器的特性方程nn11QXQX n1QX nn1n22222QTQTQnnnn2121QXQQXQ nn1n11111QTQT Q第15页/共92页3.作出电路的状态转换表及状态转换图描述输入与状态转换关系的表格现

10、 入X现 态Q2n Q1n现控制入T2 T1次 态Q2n+1 Q1n+1现输出Z输入：输入信号、触发器的输入及现态量输出：触发器的次 态及组合输出Z填表方法：0 00 100001 01 111110 00 11 01 10 000 0T1= XT2n = XnQ1nZ = XQ2nQ1nX Q2n Q1n 所有组合求T1T2Z由状态方程求Q2 n+1 Q1 n+1T1 = XT2 = XQ1n0 1Z = XQ2nQ1n00 10 10 001 00 001 10 001 01 001 11 100 00 01第16页/共92页现 入X=现 态Q2n Q1n现控制入T2 T1次 态Q2n+1

11、 Q1n+1现输出Z0 00 100001 01 111110 00 11 01 10 000 00 100 10 10 001 00 001 10 001 01 001 11 100 00 01由状态表绘出状态图电路状态转换条件转换方向000110111/11/01/0X/Z1/00/00/00/00/0第17页/共92页由状态图得电路的逻辑功能：电路是一个可控4进制计数器。 X端是控制端，时钟脉冲作为计数脉冲输入。X=1 初态为00时，实现4进制加计数加计数;X=0时 保持原态。 电路属于米莱型、可控4进制计数器。输出不仅取决于电路本身的状态，而且也与输入变量X有关。000110111/1

12、1/01/0X/Z1/00/00/00/00/0第18页/共92页4.作时序波形图初始状态Q2nQ1n为00，输入X 的序列为1111100111。X=1，4进制加计数X=0保持原态010010111000010010001010X=1，4进制加计数第19页/共92页6.3常用的时序电路分析6.3.1寄存器和移位寄存器 在数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的电路就叫寄存器。一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器。此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。 移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位

13、脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。第20页/共92页6.3 常用时序逻辑电路6.3.1寄存器和移位寄存器寄存器和移位寄存器双双2位寄存器位寄存器74LS75 定义：定义：在数字电路中，用来在数字电路中，用来存放二进制数据或代码的电路。存放二进制数据或代码的电路。 当当CP= 1时，送到数据输入时，送到数据输入端的数据被存入寄存器，当端的数据被存入寄存器，当 CP=0时，存入寄存器的数据将时，存入寄存器的数据将保持不变。保持不变。 并行输入、并行输出并行输入、并行输出双双2位寄存器位寄存器74LS75（1）寄存器）寄存器第21页/共92页6.3 常用时序逻

14、辑电路 该寄存器具有异步清零功该寄存器具有异步清零功能，当能，当RD=0时，触发器全部清时，触发器全部清零；当零；当RD=1，仅在上升沿，送，仅在上升沿，送到数据输入端的数据被存入寄到数据输入端的数据被存入寄存器，实现送数功能。由于此存器，实现送数功能。由于此寄存器是由边沿触发器构成，寄存器是由边沿触发器构成，所以其抗干扰能力很强。所以其抗干扰能力很强。4位寄存器位寄存器74LS175 4位寄存器位寄存器74LS175第22页/共92页 单拍工作方式寄存器，其接收数码时所有数码都是同时读入的，而且触发器中的数据是并行地出现在输出端的，因此称此种输入、输出方式为并行输入、并行输出方式。1DC1Q

15、0Q0D0CP1DC1Q1Q1D11DC1Q3Q3D31DC1Q2Q2D274ls175逻辑图第23页/共92页二二. 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第24页/共92页 根据移位数根据移位数据的输入输据的输入输出方式，

16、又可出方式，又可将它分为将它分为串串行行输输入入串串行输行输出出、串串行输行输入入并并行输行输出出、并并行输行输入入串串行输行输出出和和并并行行输输入入并并行输行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出第25页/共92页从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，FF1按Q0原来的状态翻转， FF2按Q1原来的状态翻转， FF3按Q2原来的状态翻转，同时，输入端的代码存入FF0，总的效果

17、是寄存器的代码依次右移一位。例如在四个CP周期内输入代码依次为1011，移位情况如状态表。 DI 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 C1 CP 串行串行 输入输入 移位移位 脉冲脉冲 串行串行 输出输出 DO Q0 Q1 Q2 Q3 并并 行行 输输 出出 CP VIQ0Q1Q2Q30000001110002001003110104111016.3 常用时序逻辑电路u 4位右移移位寄存器位右移移位寄存器第26页/共92页 可见，经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存器可实现代码的串行并行转

18、换。 如果首先将4位数据并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器中的4位代码将从串行输出端D0依次送出，从而实现数据的并行串行转换。tCP0tQ01tQ11tQ2tQ3tVI1第27页/共92页用JK触发器构成的移位寄存器,功能和上面电路相同DI1JFF0C11JFF0C11JFF0C11JFF0C1CP串串 行行输输 入入移移 位位脉脉 冲冲串串 行行输输 出出DOQ0Q1Q2Q3 并并 行行 输输 出出1K11K1K1K第28页/共92页为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步

19、置零（复位）等功能。如74LS194A是一个4位双向移位寄存器。 第29页/共92页双向移位寄存器74LS194A的功能表:RDS1S0工作状态0XX置零100保持101右移110左移111并行输入第30页/共92页6.3 常用时序逻辑电路双向移位寄存器双向移位寄存器74LS194 (a) 引脚排列图 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 VCC Q0 Q1 Q2 Q3 CP M1 M0 CR DSR D0 D1 D2 D3 DSL GND 第31页/共92页用两片74LS194A接成8位双向移位寄存器:DIRD0D1D2D3DIL74L

20、S194Q0Q1Q2Q3S1S0CPRDDIRD0D1D2D3DIL74LS194Q0Q1Q2Q3S1S0CPRDS1S0 右移右移串行输入串行输入 左移左移串行输入串行输入CPRD第32页/共92页6.3 常用时序逻辑电路74LS194应用举例应用举例P276 例例6.3.1第33页/共92页6.3.2计数器 用于对时钟脉冲计数，还可用于定时、分频、产生节拍脉冲和脉冲序列、进行数字运算等。1.按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不同时翻转。2.按计数过程中计数器中的

21、数字增减分类：加法计数器：减法计数器：做依次递减计数可逆计数器：计数过程可增可减随计数脉冲的输入而做依次递增计数第34页/共92页3.按计数器中数字的编码方式分：二进制计数器、二十进制计数器、循环码计数器等4.按计数容量分类：有十进制计数器、 十二进制计数器、六十进制计数器等等。一、同步计数器：1.同步二进制计数器a). 同步二进制加法计数器： 同步计数器既可用T触发器构成，也可以用T触发器构成。第35页/共92页1J1KC1Q0T0=1FF01J1KC1Q1T1FF1CP1J1KC1Q2T2FF21J1KC1Q3T3FF3&G12G2&C计计数数脉脉冲冲用T触发器构成的同步二

22、进制加法计数器 驱动方程： T0=1 T1=Q0 T2=Q0Q1 T3= Q0Q1Q2第36页/共92页 Q0n+1 = Q0 Q1n+1 = Q0Q1+ Q0Q1 Q2n+1 = Q0Q1Q2+ Q0Q1Q2 Q3n+1 = Q0Q1Q2Q3 + Q0Q1Q2Q3电路的状态方程：电路的输出方程：C = Q0Q1Q2Q3第37页/共92页状态转换表Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 0

23、1 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 70 08 81 10 00 00 08 80 09 91 10 00 01 19 90 010101 10 01 10 010100 011111 10 01 11 111110 012121 11 10 00 012120 013131 11 10 01 113130 014141 11 11 10 014140 015151 11 11 11 115151 116160 00 00 00 00 00 0计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出C第38页/共92页

24、0010/0/0/0/0/0/0/100110001000001000101011001111000/0/01010/0/0/0/0100110111100/0111111101101/0/0Q3Q2Q1Q0/C电路的状态转换图每输入16个计数脉冲计数器工作一个循环，并在输出端产生一个进位输出信号，所以又把这个电路叫十六进制计数器。第39页/共92页电路的时序图由时序图上可以看出，若计数输入脉冲的频率为f0，则Q0、 Q1、 Q2、 和Q3端输出脉冲的频率将依次为f0/2、 f0/4、 f0/8、和f0/16。针对计数器的这种分频功能，也把它叫做分频器。 C P t Q0 t Q1 t Q2

25、t Q3 t C t 第40页/共92页4位同步二进制计数器74161的逻辑图具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。LD 为预置数控制端，RD为异步置零端，D0D3为数据输入端，C为进位输出端，EP和ET为工作状态控制端。第41页/共92页74161的功能表如下:CPRDLDEPET工作状态X0XXX置零10XX预置数X1101保持X11X0保持(但C =0 )1111计数74LS161的功能和引脚排列和74161相同。第42页/共92页 四位二进制同步计数器四位二进制同步计数器74LS16174LS161 四个主从J-K触发器构成(1) 逻辑符号D A:高位低位

26、（预置数）CLK: 时钟输入CLR: 异步清零，低电平有效。LOAD: 同步预置，低电平有效。QD QA:高位低位ENP、ENT：使能端，多片级联。QA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U174LS161DRCO：进位。第43页/共92页b). 同步二进制减法计数器：用T触发器接成的同步二进制减法计数器第44页/共92页Q3Q2Q1Q00 00 00 00 00 00 01 11 11 11 11 11 115150 02 21 11 11 10 014140 03 31 11 10 01 113130 04 41 11 10 0

27、0 012120 05 51 10 01 11 111110 06 61 10 01 10 010100 07 71 10 00 01 19 90 08 81 10 00 00 08 80 09 90 01 11 11 17 70 010100 01 11 10 06 60 011110 01 10 01 15 50 012120 01 10 00 04 40 013130 00 01 11 13 30 014140 00 01 10 02 20 015150 00 00 01 11 10 016160 00 00 00 00 01 1计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数

28、借位输出借位输出B同步二进制减法计数器的状态转换真值表第45页/共92页 有些应用场合要求计数器既能进行递增计数又能进行递减计数，这就需要做成加/减（可逆）计数器。 74LS191和74LS193是具有异步预置数功能的同步二进制加/减法计数器。 b). 同步二进制加/减法计数器：第46页/共92页单时钟同步十六进制加/减计数器74LS191LD 为预置数输入端，D0D3为数据输入端，U/D为加减技术控制端，C/B为进位/借位输出端输出端，CP0为串行时钟输出端。电路只有一个时钟信号输入端，电路的加、减由U/D的电平决定，所以称这种电路结构为单时钟结构。第47页/共92页74191的功能表CPS

29、LD U/D工作状态X11X保持XX0X预置数010加法计数011减法计数74191的时序图：CP0是串行时钟输出端。当C/B=1的情况下，在下一个CPI上升沿到达前CPO端有一个负脉冲输出第48页/共92页双时钟同步十六进制加/减计数器74LS193加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。当CPU端有计数脉冲输入时，计数器做加法计数；当CPD有计数脉冲输入时，计数器做减法计数。加到CPU和CPD上的计数脉冲在时间上应该错开。74193也具有异步置零和预置数功能。第49页/共92页2. 同步十进制计数器a)同步十进制加法计数器T0=1T1=Q0Q3T2=Q0Q1T3=Q0Q1Q2+Q0

30、Q3Q0n+1=Q0Q1n+1=Q0Q3Q1+Q0Q3Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=(Q0Q1Q2+Q0Q3)+ (Q0Q1Q2+Q0Q3)Q3状态方程：驱动方程：由T触发器构成，在二进制加法计数器基础上改造得到第50页/共92页Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 7

31、0 08 81 10 00 00 08 80 09 91 10 00 01 19 91 110100 00 00 00 00 00 00 01 10 01 10 010100 01 11 10 01 11 111111 12 20 01 11 10 06 60 00 01 11 10 00 012120 01 11 11 10 01 113131 12 20 01 10 00 04 40 001110140111111512001020计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出C状态转换表：第51页/共92页 0010 0011 0001 0000 0100 0

32、101 0110 0111 1000 1010 1001 1011 1100 1111 1110 1101 Q3Q2Q1Q0 电路的状态转换图第52页/共92页同步十进制加法计数器74LS160的逻辑图74160的功能表与74161的功能表相同，不同的只是进制。LD 为预置数控制端，RD为异步置零端，D0D3为数据输入端，C为进位输出端，EP和ET为工作状态控制端。第53页/共92页b)同步十进制减法计数器从同步二进制减法计数器基础上演变而来，其驱动方程和状态方程如下：T0=1T1=Q0 (Q1Q2Q3)T2=Q0Q1(Q1Q2Q3)T3=Q0Q1Q2Q0n+1=Q0Q1n+1=Q0 (Q2+

33、Q3) Q1+Q0 Q1Q2n+1=(Q0Q1Q3)Q2+(Q0+Q1) Q2Q3n+1=(Q0Q1Q2)Q3+ (Q0+Q1+Q2)Q3第54页/共92页Q3Q2Q1Q00 00 00 00 00 00 00 01 11 10 00 01 11 10 02 21 10 00 00 02 20 03 30 01 11 11 13 30 04 40 01 11 10 04 40 05 50 01 10 01 15 50 06 60 01 10 00 06 60 07 70 00 01 11 17 70 08 80 00 01 10 08 80 09 90 00 00 01 19 91 11010

34、0 00 00 00 00 00 00 01 11 11 11 115150 01 11 11 11 10 014140 02 21 11 10 01 113130 03 31 11 10 00 012120 04 41 10 01 11 111110 05 51 10 01 10 010100 06100190计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出B状态转换表：第55页/共92页单时钟同步十进制可逆计数器74LS190的逻辑图当加减控制信号U/D=0时做加法计数；当U/D=1时做减法计数LD 为预置数输入端，D0D3为数据输入端，U/D为加减技术控制端，C

35、/B为进位/借位输出端输出端，CP0为串行时钟输出端。74LS190的功能表与74LS191的功能表相同，不同的只是进制。第56页/共92页二、异步计数器：1异步二进制计数器：采用从低位到高位逐位进位的方式工作。11JFF0C11JFF1C11JFF2C1CP0Q0Q1Q21K1K1K由T触发器构成，只需将低位触发器的Q端接至高位触发器的时钟输入端就行了。由时序图可见，触发器输出端状态的建立要比CP下降沿滞后一个传输延迟时间。第57页/共92页用上升沿触发的T触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改由Q端输出。由T触发器组成的异步二进制减法计数器11JFF0C11J

36、FF1C11JFF2C1CP0Q0Q1Q21K1K1K第58页/共92页异步二进制减法计数器异步二进制加法和减法计数器都是将低位触发器的一个输出端接到高位触发器的时钟输入端而构成。采用下降沿动作的T触发器时，加法计数器以Q端为输出端，减法计数器以Q端为输出端。而在采用上升沿动作的T 触发器时，情况正好相反，加法计数器以Q端为输出端，减法计数器以Q端为输出端。第59页/共92页2异步十进制计数器1JFF0C11JFF1C1CP0Q0Q1Q21K1JFF2C11K1K1JFF3C11K&Q3J0=K0=1J1=Q3 , K2=1J2=K2=1J3=Q1Q2驱动方程：状态方程与时钟条件：Q0

37、n+1=Q0 (CP0)Q1n+1=Q3Q1 (CP1=Q0)Q2n+1=Q2 (CP2=Q1)Q3n+1=Q1Q2Q3 (CP3=Q0)第60页/共92页C PtQ0Q1Q2Q3tttt异步十进制加法计数器的时序图和同步计数器相比，异步计数器具有结构简单的优点。但异步计数器也存在两个明显的缺点：一个是工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的；第二个是在电路状态译码时存在竞争冒险现象。第61页/共92页二五十进制异步计数器74LS290F1和F3的CP端从CP1端单独引出。若以CP0为计数脉冲输入端、Q0为输出端，即得到二进制计数器（或二分频器）；若以CP1作为计数脉冲

38、输入端、Q3为输出端，则得到五进制计数器（或五分频器）；若将CP1与Q0相连，同时以CP0为计数脉冲输入端、Q3为输出端，则得到十进制计数器（或十分频器）。1JFF0C11JFF1C1CP0Q0Q1Q21K1JFF2C11K1K1JFF3C11K&Q3SR1 R1 RRS&S91S92&R01R02CP1第62页/共92页三、任意进制计数器的构成方法：目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。在需要其它任意一种进制的计数器时，只能用已有的计数器产品经外电路的连接方式得到。假定已有的是N进制计数

39、器，而需要得到M进制计数器。1当MN时：必须用多片N进制计数器组合构成，连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。例1：试用两片同步十进制计数器接成百进制计数器。进进位位输输出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP1D0D1D2D3CLDRDQ0Q1Q2Q3EPETCPCP11并行进位的连接方式第66页/共92页例2.试用两片同步十进制计数器74160接成二十九进制计数器D0D1D2D3CLDRDQ0Q1Q2Q3EPETCPCP11进进位位输输出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP111串行进位的连接方式D0D1D2D3CL

40、DRDQ0Q1Q2Q3EPETCPCP1进进位位输输出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP11&G2第67页/共92页四移位寄存器型计数器环形计数器D01DFF0C11DFF0C11DFF0C11DFF0C1CPQ0Q1Q2Q31000010000010010000011111010010111000110100100111110011111011011将移位寄存器首尾相接，即D0=Q3，在连续不断地输入时钟信号时寄存器里的数据将循环右移。环形计数器的状态转换图：取由1000、0100、0010和0001所组成的状态循环为所需要的有效循环，那么同时还存在着其他几种无

41、效循环。可见，一旦脱离有效循环之后，电路将不会自动返回有效循环中去，所以此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。第68页/共92页D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q311000010000010010000011111010010111000110100100111110011111011011能自启动的环形计数器电路状态方程： Q0n+1=Q0+Q1+Q2 Q1n+1=Q0 Q2n+1=Q1 Q3n+1=Q2通过在输出与输入之间接入适当的反馈逻辑电路，可以将

42、不能自启动的电路修改为能够自启动的电路。第69页/共92页2扭环形计数器D01DFF0C11DFF0C11DFF0C11DFF0C1CPQ0Q1Q2Q31000010000010010000011111010010111000110100100111110011111011011有效循环无效循环若将反馈逻辑函数取为：D0=Qn-1则得到扭环形计数器，也称为约翰逊计数器。显然，图中所示的扭环形计数器不能自启动。用n位移位寄存器构成的扭环形计数器可以得到含2n个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码

43、时不会产生竞争冒险现象。第70页/共92页D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q3&1000000100001111110000111110011110101011010001100010010110011101能自启动的扭环形计数器电路令D0=Q1Q2+Q3第71页/共92页6.3.4顺序脉冲发生器给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。由计数器和译码器两部分电路构成。用环形计数器作顺序脉冲发生器D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q31tCPtQ0tQ1tQ2tQ3当环形

44、计数器在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。当CP端不断输入系列脉冲时，Q0 Q3端将依次输出正脉冲，并不断循环。第72页/共92页用计数器和译码器构成的顺序脉冲发生器C11DFF0&C11DFF1C11DFF2CP&P0P1P2P3P4P5P6P7计计数数器器译译码码器器计数器采用移位寄存型计数器可从根本上消除竞争冒险现象.第73页/共92页CPP0P1P2P3P4P5P6PP7顺序脉冲发生器的电压波形图第74页/共92页6.3.5序列信号发生器产生序列信号（一组特定的串行数字信号）的电路称为序列信号发生器。一、用计数器和数选器组成的序列信号发生器产生

45、一个8位序列信号：00010111连续加cp信号到计数器上， Q2(A2)、Q1(A1)、Q0(A0)的状态按计数顺序不断循环，可在输出端得到不断循环的序列信号00010111。第75页/共92页二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器D0的卡诺图移位寄存器端输出的串行输出信号就是序列信号输出。根据要求产生的序列信号，即可列出移位寄存器应具有的状态转换表，再由此得到输入端D0取值的卡诺图，化简得： D0 = Q2 Q1 Q0 + Q2 Q1 + Q2 Q0第76页/共92页6.4时序逻辑电路的设计方法一、设计原则与步骤：根据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求

46、电路最简。最简标准：触发器和门电路数目最少，其输入端最少。步骤：一、逻辑抽象，得出状态转换图（表）分析因果关系，确定输入变量，输出变量确定电路的状态数定义逻辑状态含意，将电路状态之间的转换关系找出来二、状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。第77页/共92页三、状态分配：确定触发器的数目n，取2n-1N 2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。四、选定触发器类型，求出输出方程，状态方

47、程和驱动方程。五、根据求出的输出方程和驱动方程画出逻辑电路图。六、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。例.设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。C进位信号，C1为有进位输出，C0为无进位输出十三进制计数器应有13个状态：S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1第78页/共92页由于23N24 , 所以取n=4, 用4个触发器取0000 1100 为 S0 S12 的编码Q3Q2Q1Q0S00 00 00 00 00 00 0S10

48、00 00 01 10 01 1S20 00 01 10 00 02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50 01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 10 00 01 11212状态顺序状态顺序状态编码状态编码进位输出进位输出C 等效十进制数等效十进制数第79页/共92页画出表示次态逻辑函数和

49、进位输出函数的卡诺图:Q1Q0Q3Q20001/00010/00100/00011/00101/00110/01000/00111/00000/1 XXXX/X XXXX/X XXXX/X1001/01010/01100/01011/00001111000011011可分解为5个卡诺图 , 经化简得: Q3n+1=Q2Q1Q0 + Q3Q2 Q2n+1=Q2Q1Q0 + Q3Q2Q1 + Q3Q2Q0 Q1n+1=Q1Q0 + Q1Q0 Q0n+1=Q3Q0 + Q3Q2Q0 C = Q3Q2第80页/共92页若选用JK触发器,则将状态方程转换为 Qn+1=JQ+KQ 标准形式.Q3n+1=(

50、Q2Q1Q0+Q2 )Q3+( Q2Q1Q0)Q3Q2n+1=(Q3Q1+Q3Q0)Q2 + Q2Q1Q0Q1n+1=Q1Q0 + Q1Q0Q0n+1=(Q3 + Q3Q2 )Q0C=Q3Q2得:J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1JKF0C1JKF1C1JKF2C1JKF3C11CP&1C第81页/共92页例2：设计一个串行数据检测器，要求：连续输入三个或三个以上的1时输出为1，其它输入情况下输出为0 为验证电路的逻辑功能是否正确,可将0000作为初始状态代入状态方程依次计算,所得结果应与以上所列的状态转换表相

51、同。 最后应检查电路的自启动。将3个无效状态1101、1110和1111分别代入状态方程计算，所得次态分别为0010、0010和0000，故电路能自启动。解：分析:电路应至少有4个不同状态,即 S0 没输入1之前状态 S1 输入1个1后的状态 S2 输入2个1后的状态 S3 输入3个1或3个以上1后的状态S0S1S3S20/01/00/01/01/11/11/00/0sn+1/YSnS0/0S1/0S0/0S2/0S0/0S3/0S0/1S3/101S0S1S2S3X第82页/共92页可看出，S2与S3两个状态在同样的输入条件下它们转换到同样的次态，且转换后得到同样的输出。所以，S2与S3为等价状态，可合并为一个状态，得出最简状态转换图。S0S1S20/01/00/01/01/10/0状态数 N=3 2n-1N 2n所以，n=2触发器位数为2对状态进行编码：可使S0=00，S1=01，S2=10电路次态和输出卡诺图：Q1Q0X00/000/0XX/X00/001/010/0XX/X10/10100011110格内填写的内容为Q1n+1Q0n+1/Y化简后得： Q1n+1=XQ0n + XQ1n Q0n+1=XQ1Q0 Y=XQ1采用下降沿JK触发器构成电路，驱动方程为：J0=XQ1，K0=1J1=XQ0，K1=XQ0+X=X第83页/共92页画