基于AT89S52单片机的数字FM收音机设计

1、44基于单片机的FM收音机设计XXXX大学本科生毕业论文(设计)题 目： 基于单片机的收音机设计 学生姓名： XXX 指导教师： XXX 二级院系： XXXXXXXXXX 专业班级： XXXXXXXXX 完成时间： 2011年X月XX日 44诚 信 声 明我声明，所呈交的论文(设计)是本人在老师指导下进行的研究工作及取得的研究成果。据我查证，除了文中特别加以标注和致谢的地方外，论文(设计)中不包含其他人已经发表或撰写过的研究成果，也不包含为获得或其他教育机构的学位或证书而使用过的材料。我承诺，论文(设计)中的所有内容均真实、可信。 论文(设计)作者签名： 签名日期： 年 月 日授 权 声 明

2、学校有权保留送论文（设计）交的原件，允许论文（设计）被查阅和借阅，学校可以公布论文（设计）的全部或部分内容，可以影印、缩印或其他复制手段保存论文（设计），学校必须严格按照授权对论文(设计)进行处理，不得超越授权对论文（设计）进行任意处置。论文(设计)作者签名： 签名日期： 年 月 日诚 信 声 明2授 权 声 明2摘 要3Abstract3第一章 绪论4第二章 总体方案设计42.1系统总体结构规划42.2单片机的选择42.3无线FM模块52.4显示模块的方案比较论证52.5显示模块的方案比较论证52.6电源的选择5第3章 中央控制器 AT89S52及其外围电路的设计与分析53.1芯片AT89S

3、52的性能及其参数分析53.2单片机时钟电路设计73.3单片机复位电路设计73.4单片机复位后的状态分析83.5电源电路8第四章 无线FM收音机模块104.1 TEA5767芯片简介104.2 TEA5767 寄存器描述12第五章 硬件电路设计185.1 微控制器部分185.3 功放模块原理图195.4 电路调试20第六章 软件设计206.1软件设计思想206.2软件流程21结论22致谢23附录23系统原理图23系统源代码24摘 要随着信息化的发展，收音机逐渐数字化，集成化，而且成本越来越低，这使得在各种设备中嵌入收音机的现象更加普遍。TEA5767系列单片数字收音机就被广泛地应用在数字音响，

4、便携式CD、VCD、DVD、MP3、MP4、手机、PDA等数字消费电子系统中。但是该数字收音机芯片与传统的超外差式收音机的调谐原理不太相同，传统的超外差式收音机的固定频率为10.7MZ，而TEA5767系列数字收音机的固定中频为225KHz，由于固定中频不同，锁相环系统的软件控制就有很大的差别，这就给广大芯片应用设计者带来一定的难度。本设计采用宏晶科技生产的8位微控制器STC89 C52来控制数字收音机模块TEA5767，构成一个FM数字收音机系统。该收音机的设计具有电路简单易懂、体积小，易调谐的特点，同时该收音机系统还具有抗干扰能力强，频带宽、音质好的优点。关键字: TEA5767; AT8

5、9S52; FM收音机AbstractWith the development of informationization, digital radio gradually, integration, and the cost more and more low, this makes all sorts of equipment in embedded in the radio phenomenon more generally. TEA5767 series single piece of digital radio is widely used in digital audio, por

6、table CD, VCD, DVD, MP3, MP4, mobile phone, PDA, etc digital consumer electronic system. But the digital radio chip and the traditional the superheterodyne tuning principle not identical, the traditional the superheterodyne fixed frequency of 10.7 MZ, and TEA5767 series digital radio fixed intermedi

7、ate frequency for 225 KHz, because of different fixed frequency, phase lock loop system software control have very big difference, this will give the chip designer brings certain difficulty. This design USES the macro crystal technology production 8-bit microcontrollers AT89S52 to control digital ra

8、dio module TEA5767, constitute a FM digital radio system. The radio the design of the circuit is simple to understand, volume is small, easy tuned features and the radio system also has strong anti-interference, wide frequency band, sound quality good points.Key word : TEA5767; AT89S52 ;devices FM r

9、adio第一章 绪论虽然电视、手机、互联网等媒体和各种便携式娱乐设备已经普及到千家万户，但传统的收音机在丰富的娱乐媒介中任然占有重要地位。随着信息化的发展，收音机逐渐数字化，集成化，而且成本越来越低，这使得在各种设备中嵌入收音机的现象更加普遍。TEA5767系列单片数字收音机就被广泛地应用在数字音响，便携式CD、VCD、DVD、MP3、MP4、手机、PDA等数字消费电子系统中。但是该数字收音机芯片与传统的超外差式收音机的调谐原理不太相同，传统的超外差式收音机的固定频率为10.7MZ，而TEA5767系列数字收音机的固定中频为225KHz，由于固定中频不同，锁相环系统的软件控制就有很大的差别，这

10、就给广大芯片应用设计者带来一定的难度。本设计采用宏晶科技生产的8位微控制器STC89C52来控制数字收音机模块TEA5767，构成一个FM数字收音机系统。该收音机的设计具有电路简单易懂、体积小，易调谐的特点，同时该收音机系统还具有抗干扰能力强，频带宽、音质好的优点。第二章 总体方案设计2.1系统总体结构规划 本设计是一个数字调频收音机，调频就是频率调制，所谓频率调制就是原来等幅恒频的高频信号的频率，随着调制信号（音频信号）的幅度变化而变化，调频收音机（FM Radio）就是接收这些频率调制的无线电信号，经过解调还原成原信号的电子设备。FM Radio电路一般主要由接收天线、振荡器、混频器、AG

11、C（自动增益控制）、中频放大器、中频限幅器、中频滤波器、鉴频器、低频静噪电路、搜索调谐电路、信号检测电路及频率锁定环路、音频输出电路等组成。本设计就是用单片机控制集成了上述所有FM功能的专用芯片，设计一个数字FM收音机系统。 本设计采用模块化设计，整个系统由控制模块、FM音频模块、电源模块和功放模块组成，系统的整体方案框图如下图2-1图2-1系统方案设计框图2.2单片机的选择 方案一: 采用MCS-52单片机，晶振频率为24HZ.AT89S52单片机是一种功耗、高性能CMOS 8位微控制器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flas

12、h允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得at89s52单片机为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。  AT89S52具有以下标准功能： 8k字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，

13、9振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。且价格便宜。方案二：采用FPGA（可编辑逻辑阵列）作为系统控制器。FPGA可以实现各种复杂的逻辑功能，规模大，集成度高，体积小，稳定性好，并且可利用EDA软件进行仿真和调试。FPGA采用并行工作方式，提高了系统的处理速度，常用于大规模实时性要求较高的系统。价格较昂贵。对比上述两种方案，FPGA各个方面都比较优越，单价格较昂贵，而且用在洗衣机模拟系统上FPGA的高速处理能力得不到充分的发挥，很浪费资源。相比之下AT89S52单片机价格便宜，对本系统来说资源和速度已经足够，故选择此单片机。2.3无线FM模块无线模块选择是本设计的关键

14、，有两种方案可以选择：方案一:采用无线芯片TEA5767，自己设计外围电路。方案二：采用相关厂家生产的TEA5767模块来实现。很显然，第一种方案需要自己设计电路画PCB和焊接，而TEA5767采用的是FVQ FN40（耐热的薄型四脚扁平封装）封装，在短时间内和有限的条件下实现硬件功能的难度相当大。所以本设计采用第二种方案使用现成的模块。2.4显示模块的方案比较论证方案一：采用四只数码管显示模块来显示动态信息。显示的公共端只需要一个8位I/O口，接口简单，功耗小，价格便宜，寿命长。通过调整电流可以达到比较高的亮度，所以数码管能够清晰地显示数字，且亮度较高易于观察。方案二：采用LCD液晶显示，优

15、点是能显示更多的字符，有着良好的人机界面，功耗低，占用系统资源少，使整个系统显得更加人性化。缺点是成本过高，亮度不够，不易清晰地观察数据。基于成本以及实际需求，我们选择方案一。2.5显示模块的方案比较论证TEA5767音频输出具有立体声方式，也可以采用单声道输出，具体方式可以通过编程设定，为简化设计，本设计采用单声道输出，功放芯片使用TDA2030，供电采用+5V供电，设计中不给出电源设计。2.6电源的选择方案一：采用开关型稳压电源。因为开关型稳压电源事实上是利用了晶体管在截止与饱和即开关状态下功耗极小的优点。由于晶体管在截止时流过的电流极小几乎为零，饱和导通时的管压降极小，两种情况下的晶体管

16、功耗都极小，管子工作效率很高，可达到80%90%。难点是开关电源对器件要求较高且电路较复杂，比较难调试，成本不低。方案二:采用传统的线性稳压电源，优点是电路简单，实用，输出电压，纹波系数小，容易制作。缺点是体积较大，效率低。结合我们本身的能力和系统的实际应用我们选择方案二。2.7 本章小结 综上所述设计既要实现数字FM收音机的基本功能，又要尽量做到简单廉价，综合考虑各项因素，控制模块、 无线FM模块、 电源模块、功放模块等 以上设计方案是可行的。第3章 中央控制器 AT89S52及其外围电路的设计与分析3.1芯片AT89S52的性能及其参数分析图3-1 AT89S52单片机引脚图AT89S52

17、是51系列单片机的一个型号，它是ATMEL公司生产的。AT89S52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes10的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大的AT89S51单片机可为您提供许多较复杂系统控制应用场合。AT89S52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2个读写口线，AT89S52可以按照

18、常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器5可有效地降低开发成本。AT89S52为40脚双列直插封装的8位通用微处理器如图3-3所示，采用工业标准的C52内核，在内部功能及管脚排布上与通用的8xc51相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等5。AT89S52时钟有两种方式产生，即内部方式和外部方式，如下图3-4 a所示。AT89S52中有一个构成内部震荡器的高增益反向放大器，引

19、脚XTAL1和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英或陶 瓷震荡器一起构成自激震荡器震荡电路。外接石英晶体(或陶瓷震荡器)及电容C1、C2接在放大器的震荡回路中构成并联震荡电路。对外接电容C1、C2虽然没有非常严格的要求，但电容的大小会轻微影响震荡频率的高低、震荡工作的稳定性、起震的难易程序及温度稳定性，。还可以采用外部时钟，采用外部时钟，如图3-4 b所示。在这种情况下，外部时钟脉冲接到XTAL1端，既内部时钟发生器的输入端，XTAL2悬空。由于外部时钟信号是通过一个2分频的触发器后作为内部时钟信号的所以外部时钟的占空比没有特殊要求，但最小高电平持续的时

20、间和最大低电平持续的时间应符合技术条件的要求5。a 内部震荡电路 b 外部震荡电路图3-2 时钟电路图3.2单片机时钟电路设计电路中的晶振即石英晶体震荡器。由于石英晶体震荡器具有非常好的频率稳定性和抗外界干扰的能力，所以，石英晶体震荡器是用来产生基准频率的。通过基准频率来控制电路中的频率的准确性。同时，它还可以产生振荡电流，向单片机发出时钟信号。图3-3是单片机的晶振电路。电路中的电容C1和C2的典型值通常选择为30PF左右，该电容的大小会影响振荡电路频率的高低、振荡器的稳定性和起振的快速性。晶体振荡频率的范围通常在1.212MHz。晶体的频率越高，系统的时钟频率越快，单片机的运行速度越快。A

21、T89S51常选择振荡频率12MHz的石英晶体。图3-3 单片机晶振电路图3.3单片机复位电路设计复位是单片机的初始化操作，只需要给AT89S51的复位引脚RST加上大于2个机器周期（即24个时钟振荡周期）的高电平就可以使AT89S51复位。复位时，单片机初始化为0000H，从0000H单元开始执行程序。除了进入系统的正常初始化之外，当程序运行错误（如程序跑飞）或操作错误使系统处于锁死状态时，也需要复位键使RST脚为高电平，使AT89S52摆脱“跑飞”或“死锁”状态而重新启动。图3-4是复位电路图。图3-4 复位电路图3.4单片机复位后的状态分析表3-1 特殊功能寄存器与初始状态表特殊功能寄存

22、器初始状态特殊功能寄存器初始状态A00HTMOD00HB00HTCON00HPSW00HTH000HSP07HTL000HDPL00HTH100HDPH00HTL100HP0P3FFHSBUF不定IP*00000BSCON00HIE0*00000BPCON0*B说明：表中符号*为随机状态。单片机的复位操作使单片机进入初始化状态，其中包括使程序计数器PC0000H，这表明程序从0000H地址单元开始执行。单片机冷启动后，片内RAM为随机值，运行中的复位操作不改变片7内RAM区中的内容，21个特殊功能寄存器复位后的状态为确定值，见上表3-1所示。系统复位是任何微机系统执行的第一步，使整个控制芯片回

23、到默认的硬件状态下。51单片机的复位是由RESET引脚来控制的，此引脚与高电平相接超过24个振荡周期后，51单片机即进入芯片内部复位状态，而且一直在此状态下等待，直到RESET引脚转为低电平后，才检查EA引脚是高电平或低电平，若为高电平则执行芯片内部的程序代码，若为低电平便会执行外部程序5。51单片机在系统复位时，将其内部的一些重要寄存器设置为特定的值，内部RAM内部的数据则不变。3.5电源电路电源是提供电压的装置。把其他形式的能转换成电能的装置叫做电源。电源是向电子设备提供功率的装置，也称电源供应器，它提供计算机中所有部件所需要的电能。电源功率的大小，电流和电压是否稳定，将直接影响计算机的工

24、作性能和使用寿命。有条件的可以使用电源模块来为系统供电。由于该系统中的步进电机要求用12V电源供电，而单片机的需要5V供电，所以需要加个稳压芯片这里采用LM7805进行稳压处理。把12V稳降至5V来供给单片机及各芯片的使用。经测试12V完全满足各器件的运行要求。调整管放大电路保护电路采样电路基准电源启动电路+-U0UI图3-5 三端集成稳压器7805内部结构此设计的电源电路是由7805集成稳压器，桥式整流，滤波电容及电源指示灯组成的。电源电路的核心元件是7805，其内部结构如图3-5所示。(1)调整管调整管接在输入端与输出端之间，当电网电压或负载电流波动时，调整自身的集-射压降使输出电压保持不

25、变。在7805三端集成稳压电路中，调整管由两个三极管组成的复合管充当，这种结构只要求放大电路用较小的电流即可驱动调整管发射极回路中较大的输出电流，而且提高了调整管的输入电阻。(2)放大电路放大电路将基准电压与从输出端得到的采样电压进行比较，然后再放大并送到调整管的基极。放大倍数愈大，则稳定性能愈好。在7805三端集成稳压器中，放大管也是复合管，电路组态为共射接法，并采用有源负载，可以获得较高的电压放大倍数。(3)基准电源基准电压的稳定性将直接影响稳压电路输出电压的稳定性。在7805中，采用一种能带间隙式基准源，这种基准源具有低噪声，低温漂的特点，在单片式大电流集成稳压器中被广泛应用。(4)采样

26、电路采样电路由两个分压电阻组成，它将输出电压变化量的一部分送到放大电路的输入端。(5)启动电路启动电路的作用是在刚接通直流输入电压时，使调整管,放大电路和基准电源等建立起各自的工作电流，而当稳压电路正常工作时启动电路被断开，以免影响稳压电路的性能。(6)保护电路在7805中，已将三种保护电路集成在芯片内部，它们是限流保护电路，过热保护电路和过压保护电路6。图3-6 电源电路电源电路如图3-6所示，此电源电路能输出稳定的+5V电压，可以给整机电路上电，所以在电路中起到至关重要的作用。其中7805三端集成稳压器的1脚为输入，3脚为输出，2脚为接地。作用是将由桥式整流电路，整流滤波后得到的直流输入电

27、压转变成稳定的直流+5V输出电压，为了改善纹波电压，常在输入端接入电容CJ3，我所选用的电容容量为100uF。同时，在输出端接上电容CJ2，以改善负载的瞬态响应，CJ2的容量为100uF。两个电容应直接接在稳压器的引脚处。在稳压管的输入端还要接二极管，方向如图3-8所示，起到对7805集成稳压器的一种保护作用。第四章 无线FM收音机模块4.1 TEA5767芯片简介FM模块的控核心芯片采用飞利浦公司的TEA5767数字立体声FM芯片，该芯片把所有的FM功能都集成到一个不足6*6平方米的用HVQFN40封装的小方块中。芯片工作电压2.5V5.0V，典型值是3V；RF接收频率范围是76108MHz

28、，(最强信号+噪声)/噪声的值在60dB左右，失真度在0.4%左右；双声道音频输出的电压在6090mV左右，带宽为22.5KHz。芯片的引脚分布及其引脚定义分别见图（4-1）和表（4-1），图（4-2）是芯片的应用结构框图。图4-1 TEA5767芯片引脚分布管脚定义管脚定义1 空脚21空脚2锁相环输出22左声道输出3本振23右声道输出4本振24软静音时间常数5本振电源25检波输出6数字地26基准7数字电源27中频中心频率调整时间常数8数据线28中频限幅器退藕19时钟线29中频限幅退藕210空脚30空脚11三线读写控制31空脚12总线模式选择32增益控制13总线使能端33模拟地14软口134模

29、拟电源15软口235射频输入116晶振36高频地17晶振37射频输入218相位滤波38高放AGC时间常数19导频低通滤波39锁相环开关输出20空脚40空脚表4-1 TEA5767管脚定义图4-2 TEA5767应用结构框图参见内部结构框图，TEA5767主要具有以下特征：（1）集成高灵敏度的低噪声放大器。（2）FM到中频的混频器可以工作在87.5-108MHz的欧美频段或76-91MHz的日本频段，并且可预设接收日本108MHz的电视音频信号的能力。（3） 射频具有自动增益控制功能，并且LC调谐振荡器只需固定片装电感。（4）内置的FM解调器可以省去外部鉴频器，并且FM的中频选择性可以在芯片内部

30、完成。（5）可以采用32.768KHz或13MHz的振荡器产生参考时钟或可以直接输入6.5MHz的时钟信号。（6）集成锁相环调谐系统（7）可以通过I2C或三线串行总线来获取中频计数器值或接收的高频信号电平，以便进行自动调谐功能，本设计采用第一种方式，详细的I2C通信介绍请见第5节。（8）SNC（立体声噪音抑制）、HCC（高频衰减控制）、静音处理等可以通过串行数字接口进行控制。（9）免费调谐立体声解码器。（10）自动调节温度范围（在VCCA,VCC(VCO)和VCCD=5V）。4.2 TEA5767 寄存器描述吃透芯片的寄存器是编好程序的关键。单片机和TEA5767进行通信有两种方式，一种是I2

31、C模式，一种是三线模式，本设计采用I2C模式，I2C通信协议操作参见第5章。TEA5767的寄存器一共有五位，数据通信的读写顺序为：地址数据字节1数据字节2数据字节3数据字节4数据字节5，下面就对芯片的寄存器进行详细说明。（1）芯片寄存器地址的格式如下：R/W=0为读模式；R/W=1为写模式（2）写模式下5个数据字节的格式及各位的描述。数据字节1a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）MUTESMPLL13PLL12PLL11PLL10PLL9PLL8表4-2数据字节1字节格式 b）位描述位号符号描述7MUTE如果 MUTE=1，则左右声道被静音；MUTE=

32、0，左右声道正常工作。6SM如果 SM=1，则处于搜索模式；SM=0，不处于搜索模式。5 到 0PLL13：8设定用于搜索和预设的可编程频率合成器。表4-3数据字节1位描述数据字节2a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）PLL7PLL6PLL5PLL4PLL3PLL2PLL1PLL0 表4-4数据字节2字节格式b）位描述位号符号描述7 到 0PLL7：0设定用于搜索和预设的可编程频率合成器。表4-5数据字节2位描述数据字节3a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）SUDSSL1SSL0HLSIMSMLMRSWP1表4-6

33、数据字节3字节格式b）位描述位号符号描述7SUDSUD=1，增加频率搜索；SUD=0，减小频率搜索。6 和 5SLL1：0搜索停止标准：见下表 1。4HLSI高/低充电电流切换：HLSI=1，高充电电流； HLSI=0，低充电电流。3MS立体声/单声道：MS=1，单声道；MS=0，立体声。2ML左声道静音：ML=1，左声道静音并置立体声，ML=0，左声道正常。1MR右声道静音：MR=1，右声道静音并置立体声，MR=0，右声道正常。0SWP1软件可编程端口 1：SWP1=1，端口 1 高电平；SWP1=0，端口 1 低电平。表4-7数据字节3位描述注：搜索停止标准设定SSL1SSL2搜索停止标准

34、00在搜索模式下禁止01低：ADC 输出大小为 510中：ADC 输出大小为 711高：ADC 输出大小为 10 表4-8搜索停止标准数据字节4a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）SWP2STBYBLXTALSMUTEHCCSNCSI表4-9数据字节4字节格式b）位描述位号符号描述7SWP2软件可编程端口 2：SWP2=1，端口 2 高电平；SWP2=0，端口 2 低电平。6STBY等待：STBY=1，处于待机模式，STBY=0，退出待机模式。5BL波段制式：BL=1，日本调频制式；BL=0，美国/欧洲调频制式。4XTAL如果 XTAL=1，那么 fxt

35、al=32.768KHz；如果 XTAL=0，那么 fxtal=13MHz。3SMUTE软件静音：SMUTE=1，软静音打开；SMUTE=0，软静音关闭。2HCC白电平切割：HCC=1，高电平切割打开，HCC=0，高电平切割关闭。1SNC立体声噪声去除：如果 SNC=1，立体声消噪除打开，如果 SNC=0，立体声消噪除关闭。0SI搜索标志位：SI=1，SWPORT1 输出准备好信号；SI=0，SWPORT1 作为软件可编程端口 1 用。表4-10数据字节4位描述数据字节5a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）PLLREFDTC-表4-11数据字节5字节格式

36、b）位描述位号符号描述7PLLREF若 PLLREF=1，6.5MHz 的锁相环参考频率启用；若 PLLREF=0，6.5MHz 的锁相环参考频率关闭。6DTC若 DTC=1，去加重时间常数为 75us；若 DTC=0，去加重时间常数为 50us。5 到 0-未用，状态不必考虑。表4-12数据字节5位描述（3）写模式下5个数据字节的格式及各位的描述。数据字节1a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）RFBLFPLL13PLL12PLL11PLL10PLL9PLL8表4-13数据字节1字节格式b）位描述位号符号描述7RF准备好标志：RF=1，有一个频道被搜到或

37、者一个制式已经符合；RF=0，没有频道被搜到。6BLF波段制式：BLF=1，一个制式已经符合；BLF=0，没有制式已经符合。5 到 0PLL13：8用于搜索和预设后的可编程频率合成器设定结果。表4-14数据字节1位描述数据字节2a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）PLL7PLL6PLL5PLL4PLL3PLL2PLL1PLL0表4-15数据字节2字节格式b）位描述位号符号描述7 到 0PLL7：0设定用于搜索和预设后的可编程频率合成器设定结果。位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）STEREOIF6IF5IF4IF3IF2IF1

38、IF0表4-16数据字节2位描述数据字节3a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）STEREOIF6IF5IF4IF3IF2IF1IF0表4-17数据字节3字节格式b）位描述位号符号描述7STEREO立体声标志位：STEREO=1，立体声接收；STEREO=0，单声道接收。6 到 0IF6：0中频计数器结果。表4-18数据字节3位描述数据字节4a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）LEV3LEV2LEV1LEV0CI3CI2CI10表4-19数据字节4字节格式b）位描述位号符号描述7 到 4LEV3：0ADC 的输出。3

39、 到 1CI3：1芯片验证号。0-该位内部置 0。表4-20数据字节4位描述数据字节5a）字节格式位 7（高位）位 6位 5位 4位 3位 2位 1位 0（低位）00000000表4-21数据字节5字节格式b）位描述位号符号描述7 到 0-预留为扩展用，由内部置 0。表（22）数据字节5位描述在采用I2C协议进行通信时，输入电压小于0.2VCCD就被认为是高电平，大于0.45VCCD就被认为是高电平，高电平和低电平的持续时间必须要大于1us，在编程模拟I2C协议时要特别注意到这个时间。4.3 FM模块介绍在方案设计时就已经确定FM部分采用按照datasheet推荐的应用设计电路图生产的模块。本

40、设计FM模块采用金秋实生产的B20C封装的完整版收音机模块，外接引脚只有10个，开发者只需要关注引脚而不需要关注模块的内部结构，开发方便简单。下图（5）是模块的引脚封装和引脚功能简介（引出引脚的功能和芯片引脚的定义完全相同）。图4-5 TEA5767模块引脚图引脚号符号简介1ANT天线接口2MPXFM解调器MPX信号输出（置空）3R右声道输出4L左声道输出5GND地6VCC电源正极7WR读/写模式（仅三线控制有效）8MODE总线模式选择（1为三线模式；0为I2C模式）9CLK总线时钟线输入10DATA总线数据线输入/输出表4-23 TEA5767引脚定义表5. I2C总线简介I2C总线是PHL

41、IPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。它只有两根双向信号线，一根是数据线SDA，另一根是时钟线SCL。典型的I2C结构如图（6）所示图4-6典型的I2C总线结构I2C总线需通过上拉电阻接正电源，当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。每个接到I2C总线上的器件都有唯一的地址。主机与其它器件间的数据传送可以是由主机发送数据到其它器件，这时主机即为发送器。由总线上接收数据的器件则为接收器。在多主机系统中，可能同时有几个主机企图启动总线传送数据。为

42、了避免混乱， I2C总线要通过总线仲裁，以决定由哪一台主机控制总线。I2C总线的数据字节必需保证是8位长度。数据传送时，先传送最高位（MSB），每一个被传送的字节后面都必须跟随一位应答位（即一帧共有9位）。 图（7）是I2C总线字节传送与应答时序 图4-7 I2C总线字节传送与应答时序由于某种原因从机不对主机寻址信号应答时（如从机正在进行实时性的处理工作而无法接收总线上的数据），它必须将数据线置于高电平，而由主机产生一个终止信号以结束总线的数据传送。如果从机对主机进行了应答，但在数据传送一段时间后无法继续接收更多的数据时，从机可以通过对无法接收的第一个数据字节的“非应答”通知主机，主机则应发出

43、终止信号以结束数据的继续传送。当主机接收数据时，它收到最后一个数据字节后，必须向从机发出一个结束传送的信号。这个信号是由对从机的“非应答”来实现的。然后，从机释放SDA线，以允许主机产生终止信号。I2C总线上传送的数据信号是广义的，既包括地址信号，又包括真正的数据信号。在起始信号后必须传送一个从机的地址（7位），第8位是数据的传送方向位（R/T），用“0”表示主机发送数据（T），“1”表示主机接收数据（R）。每次数据传送总是由主机产生的终止信号结束。但是，若主机希望继续占用总线进行新的数据传送，则可以不产生终止信号，马上再次发出起始信号对另一从机进行寻址。 在总线的一次数据传送过程中，可以有以

44、下三种组合方式：（1）主机向从机发送数据，数据传送方向在整个传送过程中不变：注：有阴影部分表示数据由主机向从机传送，无阴影部分则表示数据由从机向主机传送。 A表示应答， A非表示非应答（高电平）。S表示起始信号，P表示终止信号（下同）。（2）主机在第一个字节后，立即从从机读数据（3）在传送过程中，当需要改变传送方向时，起始信号和从机地址都被重复产生一次，但两次读/写方向位正好反相。I2C总线的寻址在协议有明确的规定：采用7位的寻址字节（寻址字节是起始信号后的第一个字节），寻址字节的位定义如下其中D7D1位组成从机的地址。D0位是数据传送方向位，为“0”时表示主机向从机写数据，为“1”时表示主机

45、由从机读数据。主机发送地址时，总线上的每个从机都将这7位地址码与自己的地址进行比较，如果相同，则认为自己正被主机寻址，根据R/T位将自己确定为发送器或接收器。从机的地址由固定部分和可编程部分组成。在一个系统中可能希望接入多个相同的从机，从机地址中可编程部分决定了可接入总线该类器件的最大数目。由于本设计采用的AT89S52单片机没有I2C总线接口，所以要通过模拟来实现，利用软件实现I2C总线的数据传送，即软件与硬件结合的信号模拟。为了保证数据传送的可靠性，标准的I2C总线数据传送有严格的时序要求。I2C总线的起始信号、终止信号、发送“0”及发送“1”的模拟时序如下图4-8 所示1。模拟I2C总线

46、数据传输的程序见 图4-8 I2C总线数据传送模拟时序第五章 硬件电路设计 按照设计方案，系统硬件电路由电源部分、微控制器部分和FM模块部分组成，下面的介绍将分块对电路进行设计，其中电源部分由于5.1 微控制器部分 微控制器部分以AT89S52为核心，包括复位电路，晶振电路和按键控制电路，特别注意的是电源输入要加上去藕电容，电路原理图见下图5-1 图5-1微控制器模块原理图5.2 TEA5767模块部分原理图 如图5-2所示，R2、R3是I2C数据线和时钟线的上拉电阻，C5是天线的匹配电容，天线用30cm左右的铜导线代替。E1是外接天线，C6、C7和R4、R5构成音频输出网络，8脚接地，选择为

47、工作模式。模块10脚接单片机P2.0，模块9脚接芯片P2.1图5-2 TEA5767模块部分原理图5.3 功放模块原理图 功放部分采用TDA2030单声道A类音频放大芯片，电路原理图如下所示：图5-3功放电路原理图5.4 电路调试硬、软件设计完成后就进入到系统测试阶段，将调试好的程序下载到MCU，插入插座，接上+5V直流电源，扬声器接上+5直流电源。发现系统的电源指示灯有闪烁，经检查是输入指拨开关接触不良，由于没有多余的开关，所以没有换掉，轻触它到稳定就可以使用。这个问题解决后系统任然不能工作，再仔细检查硬件，发现TEA5767模块的8脚引脚线脱落，不能很好接地，芯片一直工作在休眠状态，把引脚

48、焊好后，芯片就可以正常工作了。比较顺利的是，调试好的程序能够正常工作，S1S4按钮开关的频率搜索功能都能够正确实现。经调试，系统能够搜索的频率范围为87.5108MHz，能够接收到1012电台，由于没有专用天线，电路板质量也不高，再加上电台本身信号强度的问题，有45个电台的音质效果不是很好，干扰很大。尽管有不尽人意之处，但总体设计要求已经达到，是一个成功的设计。设计就采用普通的万用版进行装配，在装配时要注意以下几点：（1）晶振部分要紧靠着芯片引脚，导线要尽量粗，在焊接时采用用焊锡铺粗来处理（2）电源输入一定要添加去耦电容（3）TEA5767模块和单片机引脚的距离尽量靠近，SDA线和CLK线业尽

49、量铺粗。（4）天线安装尽量靠近芯片引脚，一定要加上匹配电容。（5）模拟线和数据线尽量要分开，设计采用元器件面走数字线，焊接面走模拟线的方法处理。第六章 软件设计6.1软件设计思想软件采用可移植性强的C语言程序来设计，主要由两大部分组成，一个是模拟I2C总线程序，一个是对芯片寄存器进行操作的主程序。对芯片寄存器进行操作的关键是设置接收频率，接收频率设置参数可以通过以下式子得到：FRF：接收频率（kHz）FIR：中频（TEA5767为225kHz）FREFS ：参考频率（由TEA5767外接晶振而定），本设计外接32.768kHZ的晶振。6.2软件流程 软件设计的核心是单片机与TEA5767进行通

50、信，写入相关参数控制无线模块运行。本设计只实现基本功能，即实现TEA5767的频率选择，不实现音量控制、电台储存和频率显示。为了便于设计观察，在程序设计时编写了串口通信协议，频率可以通过串口调试软件显示出来，但是在设计硬件的时候没有加入串口，所以这个程序只是供设计参考。根据设计要求，系统实现电台搜索和串口读出，软件设计的流程图如下：检测按键是否有按键按下读按键开 始按s1键按s2键按s3键按s4键当前频率值减单位步长当前频率值减单位步长当前频率值减单位步长当前频率值减单位步长读ADC的幅度读ADC的幅度读ADC的幅度读ADC的幅度度大于门限？读ADC的幅度大于门限？读中频计数器的值是否中频大于

51、225K？串口读出读中频计数器的值NYNNNNYYY图6-1软件设计流程图结论单片机控制的数字FM收音机的总体测试效果已经达到设计要求，是一个成功的设计。总结设计过程，本设计的关键是读懂芯片的寄存器设置要求，进行相关操作，设定其工作参数，这个设计我学到了一下几点：（1） 能熟练阅读芯片数据手册。（2） 学会通过软件模拟I2C总线通信协议。（3） 学会编程操作串口。（4） 和上次的课程设计相比，更能够注重硬件焊接中的细节问题。 同时找到了自己的不足之处，编程能力还很低，各项基本功还不是很熟练，在以后的学习中我一定加强训练，多多动手，特别是要提高自己的编程能力。在这次毕业设计中，要特别感谢杨必华帮我检查并帮助修改了程序。致谢这次的毕业设计是这学期期的最后一份作业，也是检验学习成果最重的一次考试。从拿到论文题目到现在论文的完成，期间经过了很多的困难与挫折。在此，我要感谢指导教师陶春明老师，是他的细心指导和点拨，使我一步步走来，最后完成了毕业设计。在做设计期间，老师积极联系实验室，给我们提供良好的