微机原理与接口技术第9章扩展

1、本章介绍的主要内容本章介绍的主要内容 MCS51系列单片机的特点就是体积小，功能全，系列单片机的特点就是体积小，功能全，系统结构紧凑，硬件设计灵活。对于简单系统结构紧凑，硬件设计灵活。对于简单 的应用，最的应用，最小系统即能满足要求。小系统即能满足要求。 所谓所谓最小系统最小系统是指在最少的外部电路条件下，形是指在最少的外部电路条件下，形成一个可独立工作的单片机应用系统。一片成一个可独立工作的单片机应用系统。一片89C51，或者一片或者一片8031外接一片外接一片 EPROM就构成了一个单片机就构成了一个单片机最小系统。最小系统。 在很多复杂的应用情况下，单片机内的在很多复杂的应用情况下，单片

2、机内的RAM ，ROM 和和 I/O接口数量有限，不够使用，这种情况下就接口数量有限，不够使用，这种情况下就需要进行扩展。因此需要进行扩展。因此单片机的系统扩单片机的系统扩 展主要是指外接展主要是指外接数据存贮器、程序存贮器或数据存贮器、程序存贮器或I/O接口等，以满足应用系接口等，以满足应用系统的需要。统的需要。 单片机总是通过地址总线、数据总线和控单片机总是通过地址总线、数据总线和控制总线（俗称三总线）来与外部交换信息的。制总线（俗称三总线）来与外部交换信息的。数数据总线据总线传送指令码和数据信息，各外围芯片都要传送指令码和数据信息，各外围芯片都要并接并接在它上面和在它上面和CPU进行信息

3、交流。由于数据总进行信息交流。由于数据总线是信息的公共通道，各外围芯片必须线是信息的公共通道，各外围芯片必须分时使用分时使用才不至于产生使用总线的冲突，什么时候哪个芯才不至于产生使用总线的冲突，什么时候哪个芯片使用，是靠地址总线上传送的芯片的地址编号片使用，是靠地址总线上传送的芯片的地址编号区分的，什么时候打开指定地址的那个芯片通往区分的，什么时候打开指定地址的那个芯片通往数据总线的门，是受控制总线上数据总线的门，是受控制总线上CPU发出的控制发出的控制信号控制的，而信号控制的，而这些信号是通过这些信号是通过CPU执行相应的执行相应的指令产生的指令产生的，这就是计算机的工作机理，因此，这就是计

4、算机的工作机理，因此，单片机的系统扩展就归结到外部数据存贮器、程单片机的系统扩展就归结到外部数据存贮器、程序存贮器和序存贮器和I/O接口与三总线的连接。接口与三总线的连接。 单片机是通过地址总线，数据总线和控制总线与外单片机是通过地址总线，数据总线和控制总线与外部交换信息的。部交换信息的。MCS-51单片机的总线接口信号见图单片机的总线接口信号见图 由图可见：由图可见： 1）由于由于Po分时传送地址分时传送地址/数据信息，在接口电路数据信息，在接口电路中，通常配置地址锁存器，有中，通常配置地址锁存器，有ALE信号锁存低信号锁存低8位位地址地址AoA7，以分离地址和数据信息。以分离地址和数据信息

5、。 2）P2口传送高口传送高8位地址位地址A8A15。 3 ) PSEN为程序存储器的控制信号，是在为程序存储器的控制信号，是在取指令取指令 码码时或执行时或执行MOVC指令指令时变为有效。时变为有效。 RD、WR为为 数据存储器和数据存储器和I/O口的读、写控制口的读、写控制 信号。是信号。是执行执行MOVX指令指令时变为有效。时变为有效。9.1.2 外围芯片的引脚规律外围芯片的引脚规律 外围芯片种类成千上万，功能各不相同，但能外围芯片种类成千上万，功能各不相同，但能和计算机接口的专用芯片通常具备三总线引脚，即数和计算机接口的专用芯片通常具备三总线引脚，即数据线引脚、地址线引脚和读、写控制线

6、引脚，此外还据线引脚、地址线引脚和读、写控制线引脚，此外还有片选线引脚。有片选线引脚。 并行传送芯片的并行传送芯片的数据线引脚通常为数据线引脚通常为8根根，地址线地址线引脚引脚的根数因芯片不同而不同，取决于片内存储单元的根数因芯片不同而不同，取决于片内存储单元的个数或的个数或I/O接口内寄存器（又称为端口）的个数，接口内寄存器（又称为端口）的个数，N根地址线和单元的个数的关系是：单元的个数根地址线和单元的个数的关系是：单元的个数 。例如存储器地址线和单元的个数对应关系如下表例如存储器地址线和单元的个数对应关系如下表N2地址线地址线（根）（根）10111213141516单元数单元数（个）（个）

7、1024(1K）2048（2K）4096（4K）8192（8K）16384(16K)32768(32K)65536(64K) 又如并行接口芯片又如并行接口芯片8255内部有内部有4个端口，它就有个端口，它就有2根地根地址线。当然对于址线。当然对于I/O接口也有例外，有的是通过地址线和接口也有例外，有的是通过地址线和某些标志共同决定内部端口地址，具体查看芯片资料。某些标志共同决定内部端口地址，具体查看芯片资料。 外围芯片的外围芯片的片选引脚片选引脚CS(或或CE) 一般是低电平有效，一般是低电平有效，仅当片选引脚为有效电平时，仅当片选引脚为有效电平时， 该芯片才会被选中使用总该芯片才会被选中使用

8、总线。线。 专用芯片的读控制信号通常用符号专用芯片的读控制信号通常用符号 OE（输出允许）（输出允许）或或 RD（读允许）表示，写控制信号通常用符号（读允许）表示，写控制信号通常用符号WE（写（写允许）或允许）或WR（写）表示，通常是低电平控制读和写。（写）表示，通常是低电平控制读和写。 下面的某存储器芯片的内部结构图能说明地址信号下面的某存储器芯片的内部结构图能说明地址信号和控制信号对数据流动的控制。和控制信号对数据流动的控制。 可以这样理解：芯片的片选、地址线引脚相当于门牌可以这样理解：芯片的片选、地址线引脚相当于门牌号码、号码、 是出口门锁、是出口门锁、 是进口门锁，是进口门锁，CPU执

9、行指令时，执行指令时，地址线送出地址信息（找到门牌号码）地址线送出地址信息（找到门牌号码）,读读 或写或写 ENB1ENB存储矩阵WECSOED数据(I/O)地址译码器地址图91 存储器内部结构数据I/O控制12 地址通过地址译地址通过地址译码器选中存储矩阵的码器选中存储矩阵的某个单元某个单元X，当，当 和和 同时为低时门同时为低时门 2 打开，数据进入打开，数据进入X单单元（写），元（写），当当 和和 同同 时为时为 低低 时门时门 1 打开，打开，单元单元 数数 据据 进进 入入CPU。RD WECSOECSWRRDWRWEOE 信号变为有效（使用相应的钥匙信号变为有效（使用相应的钥匙)，

10、打开出口门锁或进口，打开出口门锁或进口门锁，该单元和数据线相通。单元的数据就可以流出或门锁，该单元和数据线相通。单元的数据就可以流出或流进该单元。这里正体现一把钥匙开一把锁，流进该单元。这里正体现一把钥匙开一把锁，开锁过程开锁过程是指令实现时序的相互配合，也是软件对硬件的控制。是指令实现时序的相互配合，也是软件对硬件的控制。系统的扩展的连线原则系统的扩展的连线原则 系统的扩展归结为三总线的连接，连接的方法很系统的扩展归结为三总线的连接，连接的方法很简单，连线时应遵守下列原则：简单，连线时应遵守下列原则：1。连接的双方连接的双方 数据线连数据线，地址线连地址线，数据线连数据线，地址线连地址线，

11、控制线连控制线。要特别注意的是：控制线连控制线。要特别注意的是： 程序存储器接程序存储器接PSEN; 数据存储器接数据存储器接RD和和WR2。 控制线相同的地址线不能相同，控制线相同的地址线不能相同， 地址线相同的控制线不能相同。地址线相同的控制线不能相同。3。 片选信号有效的芯片才选中工作，当一类芯片仅一片选信号有效的芯片才选中工作，当一类芯片仅一片时片选端可接地，当同类芯片多片时片选端可通过片时片选端可接地，当同类芯片多片时片选端可通过线译码、部分译码、全译码接地址线（通常是高位地线译码、部分译码、全译码接地址线（通常是高位地址线）址线） ，在单片机中多采用线选法。，在单片机中多采用线选法

12、。9.1.2 系统扩展的方法系统扩展的方法 CPU、MCU和芯片的连接的方法是对应的和芯片的连接的方法是对应的线相连。规律如下：线相连。规律如下：数据线的连接：数据线的连接：外接芯片的数据线外接芯片的数据线D0-D7接图接图 9-1单片机的数据线的单片机的数据线的D0-D7，对于并行接口，对于并行接口，数据线通常为数据线通常为8位、各位对应连接就可以了。位、各位对应连接就可以了。 当挂接在数据线上的外围芯片很多时，可以在两当挂接在数据线上的外围芯片很多时，可以在两者之间加数据驱动器，如者之间加数据驱动器，如74LS245等等,以增加总以增加总线驱动能力。线驱动能力。控制线的连接控制线的连接 外

13、接外接程序存储器：程序存储器： 由于程序存储器只读，通常使用状态是读操作，因由于程序存储器只读，通常使用状态是读操作，因此只需连此只需连OE引脚。由于引脚。由于PSEN 为程序存储器的选通控为程序存储器的选通控制信号，因此单片机的制信号，因此单片机的 PSEN 连接连接ROM的输出允许的输出允许端端OE； 外接外接数据存储器和数据存储器和I/O口口： 由于数据存储器可读可写，而由于数据存储器可读可写，而RD（P3.7）和）和WR (P3.6)为数据存储器（为数据存储器（RAM）和）和I/O口的读写控制信号，口的读写控制信号，因此单片机的因此单片机的RD应连接扩展芯片的应连接扩展芯片的OE (输

14、出允许输出允许)或或RD端，单片机的端，单片机的WR应连接扩展芯片的应连接扩展芯片的WR或或WE端。端。地址线的连接地址线的连接 如前面所述，和计算机接口的专用芯片会如前面所述，和计算机接口的专用芯片会有有N根地址线引脚，用于选择片内的存储单元根地址线引脚，用于选择片内的存储单元或端口，称为或端口，称为字选或片内选择字选或片内选择；为区别同类型；为区别同类型的不同芯片，外围芯片通常都有一个的不同芯片，外围芯片通常都有一个片选片选引脚，引脚，仅当该引脚为有效电平（通常为低电平）该片仅当该引脚为有效电平（通常为低电平）该片才被选中。才被选中。 一个芯片的某个单元或某个端口的地址由一个芯片的某个单元

15、或某个端口的地址由片选的地址和片内字选择地址共同组成，因此片选的地址和片内字选择地址共同组成，因此字选和片选引脚均应接到单片机的地址线上。字选和片选引脚均应接到单片机的地址线上。连线的方法是连线的方法是： 字选：外围芯片的字选（片内选择）地址线引字选：外围芯片的字选（片内选择）地址线引脚直接接单片机的从脚直接接单片机的从A0开始的低位地址线开始的低位地址线 片选：片选引脚的连接方法三种：片选：片选引脚的连接方法三种：1）片选引脚接单片机用于片内寻址剩下）片选引脚接单片机用于片内寻址剩下的高位地址线某根；此法称为线选法，的高位地址线某根；此法称为线选法，或称线译码。用于外围芯片不多的情况，或称线

16、译码。用于外围芯片不多的情况，是最简单，最低廉的方法。见左图是最简单，最低廉的方法。见左图CE2）片选引脚接对高位地址线进行译码后的输出。）片选引脚接对高位地址线进行译码后的输出。 译码可采用部分译码或全译码法，译码可采用部分译码或全译码法，所谓部分译码就是用片内寻址剩下的所谓部分译码就是用片内寻址剩下的高位地址线中的几根进行译码，高位地址线中的几根进行译码，所谓全译码就是用片内寻址剩下的所所谓全译码就是用片内寻址剩下的所有的高位地址线进行译码。有的高位地址线进行译码。该法的缺点是要增加地址译码器。该法的缺点是要增加地址译码器。全译码法的优点是地址唯一。见左图全译码法的优点是地址唯一。见左图3

17、）片选端可直接接地。）片选端可直接接地。 当接入单片机的某类芯片仅当接入单片机的某类芯片仅一片时，片选端可直接接地使它始一片时，片选端可直接接地使它始终处于选中状态。此法可用于最小终处于选中状态。此法可用于最小系统。见图系统。见图9-2(c) 系统扩展中的原则是系统扩展中的原则是，使用相同控制信号的芯片之，使用相同控制信号的芯片之间，不能有相同的地址，使用相同地址的芯片之间，控间，不能有相同的地址，使用相同地址的芯片之间，控制信号不能相同的。制信号不能相同的。 9.1.3 地址译码器地址译码器1使用逻辑门译码使用逻辑门译码 设某一芯片的字选地址线为设某一芯片的字选地址线为A0-A11(4KB容

18、容量量)，使用逻辑门作地址译码，使用逻辑门作地址译码,其输出接芯片片其输出接芯片片选选CE，电路见图，电路见图9-3，字选地址线直接接，字选地址线直接接CPU的地址线的地址线A0-A11。下图。下图 (a)是用混合逻是用混合逻辑表示输入和输出的逻辑关系，小圈表示低辑表示输入和输出的逻辑关系，小圈表示低电平有效，电平有效， 该逻辑关系需用两个非门和一个该逻辑关系需用两个非门和一个与非门实现，如图与非门实现，如图 (b)所示，这是用正逻辑表所示，这是用正逻辑表示的电路。计算机电路中通常用简洁、直观示的电路。计算机电路中通常用简洁、直观的混合逻辑表示输入和输出的逻辑关系。的混合逻辑表示输入和输出的逻

19、辑关系。等效等效 该芯片的地址排列如下：该芯片的地址排列如下： 片片 选选 字字 选选 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 地址范围：地址范围：6000H-6FFFH例例1 计算下列全译码电路中存储器的地址范围：计算下列全译码电路中存储器的地址范围：例例2 计算下列线译码电路中存储器的地址范围：计算下列线译码电路中存储器的地址范围：当当P2.4=1时，时，CE2=0当当P2.4=0 时，时，CE1

20、=0字选地址依然为字选地址依然为A11A0,地址排列如下：地址排列如下：2利用译码器芯片进行地址译码利用译码器芯片进行地址译码 常用的译码芯片有常用的译码芯片有 74LS139（双（双2-4译码器），译码器）， 74LS138（3-8译码器）和译码器）和 74LS154（4-16译码器）等。译码器）等。下面仅介绍下面仅介绍74LS138译码器。译码器。 74LS138是是3-8译码器，它有译码器，它有3个输入端、个输入端、3个控制端及个控制端及8个输出端，引线及功能如图个输出端，引线及功能如图9-5所示。所示。74LS138译码器只译码器只有当控制端有当控制端G1、为、为100时，才会在输出的

21、某一端时，才会在输出的某一端(由输由输入端入端C、B、A的状态决定的状态决定)输出低电平信号，其余的输出输出低电平信号，其余的输出端仍为高电平。端仍为高电平。 G1 G2A G2B C B A A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 地址地址 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000Y0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 83FF 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 8400Y1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1

22、 1 87FF 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 8800Y2 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 8BFF 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 9C00Y7 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFF 例如图例如图96的的74LS138作作地址译码器，由于地址译码器，由于A9A0没没有参与译码，最小值为全有参与译码，最小值为全0，最大值为全最大值为全1，按译码器真值，按译码器真值表要求列表，可排列出各输出表要求列表，可排列出各输出端的输出地址范围见图表。端的输出地址范围见图表。

23、9.2 存储器的扩展存储器的扩展9.2.1 存储器的基本知识存储器的基本知识 存储器是用来存储程序或数据的集成电路或介质，存储器是用来存储程序或数据的集成电路或介质，常用的存储器有半导体存储器（常用的存储器有半导体存储器（ROM/RAM）光存储）光存储器（光盘）和磁介质存储器（磁盘、磁带、硬盘）。器（光盘）和磁介质存储器（磁盘、磁带、硬盘）。半导体存储器容量有限，通常用来构成内存，光盘、半导体存储器容量有限，通常用来构成内存，光盘、磁盘等构成外存，其容量无限。无论哪种磁盘等构成外存，其容量无限。无论哪种存储器的主存储器的主要指标要指标都有容量（存放二进制的位数或字节数）及读都有容量（存放二进制

24、的位数或字节数）及读写的速度，当然容量大、读写的速度快、数据安全可写的速度，当然容量大、读写的速度快、数据安全可靠是我们的追求。靠是我们的追求。1半导体存储器的分类半导体存储器的分类 半导体存储器分为只读存储器半导体存储器分为只读存储器ROM和随机存储器和随机存储器RAM。只读存储器只读存储器ROM 特点特点:是掉电后信息不会丢失，称为非易失性存储器。是掉电后信息不会丢失，称为非易失性存储器。 用途：用途：存放程序、常数和表格存放程序、常数和表格, 构成程序存贮器。构成程序存贮器。 由于是只读存储器，因此它的引脚只有输出允许端由于是只读存储器，因此它的引脚只有输出允许端OE，而无写允许端，而无

25、写允许端WE，它们在满足一定的条件下才能，它们在满足一定的条件下才能写入（称为烧录或编程），有专门的编程器完成烧写。写入（称为烧录或编程），有专门的编程器完成烧写。 随机存储器随机存储器RAM 特点：特点：能读能写，掉电后信息会丢失，称为易失性存能读能写，掉电后信息会丢失，称为易失性存储器。储器。 用途：用途：它存放现场数据、中间结果等经常要改变的数它存放现场数据、中间结果等经常要改变的数. 由于由于RAM能读能写，因此它的引脚既有输出允许能读能写，因此它的引脚既有输出允许端端OE，也有写允许端，也有写允许端WE。 RAM又分为静态存储器又分为静态存储器(SRAM)和动态存储和动态存储(DRA

26、M)， SRAM以触发器为基本存储单元，只要不掉电，其所以触发器为基本存储单元，只要不掉电，其所存信息就不会丢失。该类芯片的集成度不高，功耗高，存信息就不会丢失。该类芯片的集成度不高，功耗高，但速度快，也不需要刷新电路。嵌入式系统中常用它构但速度快，也不需要刷新电路。嵌入式系统中常用它构成小容量的存储系统。成小容量的存储系统。SRAM在通用型电脑中构成高速在通用型电脑中构成高速缓冲存储器。缓冲存储器。 目前，微型计算机中的主存几乎都是使用目前，微型计算机中的主存几乎都是使用DRAM。目前还出现一种目前还出现一种NVRAM芯片，称为不挥发随机存储器，芯片，称为不挥发随机存储器，它将电池和它将电池

27、和SRAM整合在一个芯片中，在断电后由片内整合在一个芯片中，在断电后由片内电池供电，保持存储器内的信息不丢失，适于作需保留电池供电，保持存储器内的信息不丢失，适于作需保留随机数据的数据存储器。在嵌入式系统中多采用随机数据的数据存储器。在嵌入式系统中多采用SRAM，简化电路设计。简化电路设计。 DRAM 以以M0S管为基本单元，以极间的分布电容是管为基本单元，以极间的分布电容是否持有电荷作为信息的存储手段，其结构简单，集成度否持有电荷作为信息的存储手段，其结构简单，集成度高。但是，如果不及时进行刷新，极间电容中的电荷会高。但是，如果不及时进行刷新，极间电容中的电荷会在很短时间内自然泄漏，致使信息

28、丢失。所以，必须为在很短时间内自然泄漏，致使信息丢失。所以，必须为它配备专门的刷新电路。它配备专门的刷新电路。DRAM芯片的集成度高、价格芯片的集成度高、价格低廉，所以多用在存储容量较大的系统中。低廉，所以多用在存储容量较大的系统中。 存取速度存取速度 :一般可用存取时间和存取周期进行描述：一般可用存取时间和存取周期进行描述： 存取时间存取时间(Access Time)，即，即TA，指从存取命令发出，指从存取命令发出到操作完成所经历的时间。到操作完成所经历的时间。 存取周期存取周期(Access Cycle)，即，即TAC，指在对存储器进，指在对存储器进行连续访问的情况下每次访问所需的最小时间

29、。该参数行连续访问的情况下每次访问所需的最小时间。该参数常表示为读周期常表示为读周期TRC或写周期或写周期TWC，存取周期，存取周期TAC是是 其统称。其统称。 N2 2半导体存储器的指标：半导体存储器的指标：存储容量：存储容量： 存储器存放二进制的位数，一般存储器存放二进制的位数，一般 用用 “字字位位”的形式来进行描述。如的形式来进行描述。如2K8位等。位等。 其中其中“字字”表示芯片中有多少个单元，和地址线的根数直接相表示芯片中有多少个单元，和地址线的根数直接相关，关，N根地址线可寻址根地址线可寻址 个单元；个单元；“位位“表示每个单元表示每个单元存放二进制的位数。位数和数据线的根数一致

30、。存放二进制的位数。位数和数据线的根数一致。 在微型计算机系统中，存储器的存取速度必须和在微型计算机系统中，存储器的存取速度必须和CPU的时序或系统总线时序相匹配，如果它跟不上的时序或系统总线时序相匹配，如果它跟不上CPU时序，时序，就要在就要在CPU的总线周期中插入等待周期，就要设计能产的总线周期中插入等待周期，就要设计能产生等待周期的电路，以使生等待周期的电路，以使CPU读写操作的时间往后推读写操作的时间往后推移。移。 一般选用单片容量较大的，这样可减少连线以及电路板的占用面积，并且可使系统工作更加可靠，其译码、驱动电路也可简单些。现在单片机内大多内部有ROM，能满足要求的就不要扩展存储器

31、。 所需要的片数要求的存储容量每片的存储容量 在扩展存储器时，即要满足计算机系统的“字”要求，还要满足“位”要求。有时需要几片才能达到所要求的存储容量。可用下列公式计算：解解 （64K8）（8K8）=8, 即共需要即共需要8片片8K8的的存储器芯片。存储器芯片。 64K=65536= ，所以组成，所以组成64K的存储器共需要的存储器共需要16根地址线寻址。根地址线寻址。 8K=8192= 即即13根作字选线，选择存储器芯片片根作字选线，选择存储器芯片片内的单元。内的单元。 16-13=3 即即3根作片选线，选择根作片选线，选择8片存储器芯片。片存储器芯片。216213例例9-2 用用8K8的存

32、储器芯片组成容量为的存储器芯片组成容量为64K8的存储的存储器试问：器试问：共需几个芯片？共需多少根地址线寻址？其中几根作字共需几个芯片？共需多少根地址线寻址？其中几根作字选线？几根作片选线？选线？几根作片选线？若用若用74LS138作地址译码，试画出译码电路，并标出其作地址译码，试画出译码电路，并标出其输出线的选址范围。输出线的选址范围。若改用线选法能够组成多大容量的存储器？试写出各线若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围。选线的选址范围。解解 8K8芯片有芯片有13根地址根地址线线A12A0为字选，余下为字选，余下的高位地址线是的高位地址线是A15A13，所以译码电

33、路对所以译码电路对A15A13进行译码，译码电路及译进行译码，译码电路及译码输出线的选址范围如图码输出线的选址范围如图9-6所示所示. C B A A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000HY0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000HY1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH 1 1 1 0 0 0 0 0

34、0 0 0 0 0 0 0 0 E000H Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH 解解 改用线选法改用线选法A15A13 3根地址线各选一片根地址线各选一片8K8的存储器芯片，只能接的存储器芯片，只能接3个芯片，故仅个芯片，故仅能组成容量为能组成容量为24K8的存储器，的存储器，A15 A14 3所选芯片的地址范围分别为：和所选芯片的地址范围分别为：和A15 6000H7FFFH、A14 A000HBFFFH和和A13 C000HDFFFH。程序存储器扩展电路的安排应满足单片机从外存取程序存储器扩展电路的安排应满足单片机从外存取指令的时序要求。从时序

35、图中分析指令的时序要求。从时序图中分析ALE、PSEN、Po和和P2怎样配合使程序存储器完成取指操作，从而得出扩展怎样配合使程序存储器完成取指操作，从而得出扩展程序存储器的方法。程序存储器的方法。程序存储程序存储器读取数据。器读取数据。一个机器周期 根据以上取指时序的要求，根据以上取指时序的要求，8XX51单片单片机扩展程序存储器机扩展程序存储器2732的电路图见图的电路图见图图中，图中，74LS373为为8D锁存器，其主要特点锁存器，其主要特点在于：控制端为高电平时，输出在于：控制端为高电平时，输出QoQ7复现输复现输入入DoD7的状态；的状态；G为下跳沿时为下跳沿时DoD7的状态的状态被锁

36、存在被锁存在QoQ7上。当把上。当把ALE与与G相连后，相连后，ALE的下跳沿正好把的下跳沿正好把Po端口上此时出现的端口上此时出现的PC寄存器指示的低寄存器指示的低8位指令地址位指令地址AoA7锁存在锁存在74LS373的的QoQ7上，上，PC的高的高4位地址位地址A8A11则直接由则直接由P2.0P2.3提供。提供。 由于只扩展了一片由于只扩展了一片2732EPROM，因此因此2732的片选端的片选端接地。接地。 PSEN与与2732的输出允许型号的输出允许型号OE相连，相连，PSEN 的上升沿使的上升沿使OE有效，打开有效，打开2732中由中由A0A11指定的指定的地址单元，该单元中的指

37、令码从地址单元，该单元中的指令码从2732的的O0O7输出，输出，被正好处于读入状态的被正好处于读入状态的Po端口输入到单片机内端口输入到单片机内, 经译经译码执行。这就是从外存指定地址单元中取出码执行。这就是从外存指定地址单元中取出 1 字节字节指令并加以执行的整个过程。指令并加以执行的整个过程。单片机扩展单片机扩展2761，2764，27128等等EPROM的的方法与图方法与图9-3相同，差别仅在于不同的芯片的存储相同，差别仅在于不同的芯片的存储容量的大小不同，因而使用高容量的大小不同，因而使用高8位地址的位地址的P2端口线端口线的根数不同。的根数不同。扩展扩展2716 （2KB）需使用需

38、使用A8A10 三条高位地址线三条高位地址线扩展扩展2764（8KB）需要）需要A8A12 五条高位地址线。五条高位地址线。扩展扩展27128（16KB)时时 需要需要A8A13六条高位地址线。六条高位地址线。这是因为这是因为 存储器其容量存储器其容量=2N N为地址线的根数为地址线的根数注意：注意：2764和和27128的的PGM引脚应接引脚应接Vcc。型型 号号引引 脚脚 数数容量容量/字节字节引脚兼容的存储器引脚兼容的存储器28162817286428C25628F51228F01028F02028F040 24 28 28 32 32 32 32 32 2KB 2KB 8KB 32KB

39、 64KB 128KB 256KB 512KB 2716，6116 2764，6264 27C256 27C512 27C010 27C020 27C040 EEPROM的使用非常简单方便。不用紫外线的使用非常简单方便。不用紫外线擦除，在单一的擦除，在单一的+5V电压下写入的新数据即覆盖了电压下写入的新数据即覆盖了旧数据。下面以旧数据。下面以2864为例说明为例说明EEPROM和单片机和单片机的连接方法。的连接方法。 2864为为8KB EEPROM维持维持电流为电流为60mA，典型读出时间为典型读出时间为200350ns，字节编程写入时间字节编程写入时间为为1020s，芯片内有电压提升芯片内

40、有电压提升电路，编程时不必增高压，单电路，编程时不必增高压，单一一+5V供电。引脚和供电。引脚和6264，2764兼容，引脚配置见图兼容，引脚配置见图9-4。图图 9-49.2.3 FLASH 存贮器（闪速存储器）存贮器（闪速存储器） FLASH存贮器又称闪速存贮器或存贮器又称闪速存贮器或PEROM(Programmable Erasable ROM)，它是在，它是在EPROM工艺的基础上增添了芯片整体电擦除和可再编工艺的基础上增添了芯片整体电擦除和可再编程功能，使其成为性价比高可靠性高、快擦写、非易失程功能，使其成为性价比高可靠性高、快擦写、非易失的的EEPROM存贮器（后面简称存贮器（后面

41、简称Flash）。很多）。很多Flash内内部集成有部集成有DC/DC变换器，使读、擦除、编程使用单一变换器，使读、擦除、编程使用单一电压（根据不同型号，有的是单一电压（根据不同型号，有的是单一5V，也有的是单，也有的是单一一3V低压），从而使在系统编程（低压），从而使在系统编程（ISP）成为可能，）成为可能，目前很多单片机内均采用目前很多单片机内均采用FLASH作为程序存储器。作为程序存储器。 FLASH的扩展方法和的扩展方法和EEPROM一样，下面一样，下面 以单片机以单片机8XX51与与FLASH AT29C256的连接说明。的连接说明。 引脚引脚 功能功能 A0-A14 地址线地址线

42、CE 片选片选 OE 输出允许输出允许 WE 写允许写允许 I/O0-I/O7 数据输入数据输入/输出输出AT29C256容量为容量为32K8位，引脚功能如下：位，引脚功能如下：单片机单片机8XX51与与FLASH AT29C256的连接电路的连接电路P2.4P2.0P0.7.P0.1P0.0ALE8XX51OEA8D7.D1D0GQ7.Q1Q074LS373D7D1D0OEA7A1A0VccGND6264RAM+5V图 9.8 8XX51扩展6264外部数据RAMRDWRCE1WE.A12CE2.9.5 I/O接口的扩展 MCS-51单片机共有单片机共有4个个8位并行位并行I/O口口, 在外

43、部在外部扩展时扩展时, P0和和P2口做为总线使用口做为总线使用, 因而提供给用户的因而提供给用户的 I /O口就只有口就只有P1或或P3口的部分口线所接的外设较多口的部分口线所接的外设较多时时, 就必须扩展就必须扩展I/O接口。接口。 MCS-51单片机扩展的单片机扩展的I/O口和外部数据存储器口和外部数据存储器统一编址、统一编址、 采用相同的控制信号、采用相同的控制信号、 相同的寻址方式相同的寻址方式和相同的指令。和相同的指令。 扩展扩展I/O所用的芯片有通用可编程芯片所用的芯片有通用可编程芯片 ( 如如8251, 8155, 8255等等)和和TTL, CMOS锁存器锁存器,缓冲器缓冲器

44、(如如273, 377, 244, 245等等),用户可根据系统对输入输出的要求用户可根据系统对输入输出的要求适当选择芯片。适当选择芯片。图图9-24为为8XX51 扩展一个输入接口扩展一个输入接口244 和一个输和一个输出接口出接口273 的电路的电路. 244的选通信号由的选通信号由RD和和P2.0相或产生相或产生,当执行读该当执行读该片的指令时片的指令时, RD和和P2.0有效有效, 打开打开244控制门控制门, 从而把数从而把数据通过据通过244读入读入8XX51。 273的选通信号由的选通信号由WR和和P2.0相或产生，通过执行相或产生，通过执行对该片的写指令，对该片的写指令，WR和

45、和P2.0有效有效,使使8XX51的数据往的数据往273输出。输出。 8XX51内部有内部有ROM/EPROM, 不用扩展外部程序不用扩展外部程序存储器存储器, 所以所以P0口作为双向数据线连在的数据端。口作为双向数据线连在的数据端。 273、244有相同的地址有相同的地址FEFFH(实际上只要保证实际上只要保证P2.0=0,其他地址位无关紧要）其他地址位无关紧要）, 然而由于使用不同的然而由于使用不同的控制信号控制信号RD或或WR ,它们地址相同却不会发生数据传它们地址相同却不会发生数据传送冲突。送冲突。 例如将例如将244的输入数据从的输入数据从273输出只需使用如输出只需使用如下指令下指

46、令:MOV DPTR, #0FEFFH ;DPTR指向扩展指向扩展 I/O地址地址MOVX A, DPTR ;从从244读入数据读入数据MOVX DPTR，A ;向向273输出数据输出数据9.5 可编程并行接口芯片的扩展可编程并行接口芯片的扩展 可编程并行接口芯片是专为和计算机接口而可编程并行接口芯片是专为和计算机接口而制作的，它有和计算机接口的三总线引脚，和制作的，它有和计算机接口的三总线引脚，和CPU或或MCU连接非常方便。按照连接非常方便。按照6.1.2提供的方提供的方式连接即可。式连接即可。 扩展扩展8255 可编程并行接口芯片可编程并行接口芯片8255是个可编程并行接口芯片，其引脚下

47、图。是个可编程并行接口芯片，其引脚下图。 8255为可编程并行接口芯片为可编程并行接口芯片,它有它有3个个8位数据口位数据口:A口口,B口口,C口口(其中其中C口可作为两个四位口口可作为两个四位口),通过通过PA PB PC引脚和外设相连，还有引脚和外设相连，还有一个控制口，这些口地址由一个控制口，这些口地址由A1,A0决定。决定。A1 A0 0 0 A口口 0 1 B口口 0 C口口11 1 控制口控制口RD WR 读读 写控制写控制CS 片选端片选端 8255有三种工作方式有三种工作方式:方式方式0 (基本方式基本方式),无需查询状态，就可进行输入或输出。无需查询状态，就可进行输入或输出。

48、 方式方式1 (选通方式）选通方式） ，此时，此时C口高四位为口高四位为A口的联络线口的联络线,低四低四 位为位为B口联络线口联络线 , 需要查询或中断后才能输入或输出。需要查询或中断后才能输入或输出。方式方式2 (双向方式双向方式,仅仅A口有口有)。工作方式通过方式控制字选择。工作方式通过方式控制字选择。 8255的方式控制字格式为的方式控制字格式为: 8255的置位、复位控制字格式为的置位、复位控制字格式为:D7D6D5D4D3D2D1D00标志标志不用不用C口置位口置位/复位的复位的位选择位选择置位置位/复位复位注意：在写注意：在写C口置位口置位/复位控制字之前必须先写工作方式复位控制字

49、之前必须先写工作方式控制字。控制字。 使使PC3位输出位输出“1”控制字为控制字为00000111B(7FH), 使使PC3位输出位输出“0”控制字为控制字为00000110B(76H),P0P2.0P2.1WRRDRESETD0 D7A0A1WRRDRESETCSPAPB8255 8XX51P2.7+ +5 5V VK K1 1K K 88 例例1 下图下图 是一个用是一个用8XX51扩展扩展1片片8255的电路，的电路，8255的的PA口接输出设备（八个发光二极管）、口接输出设备（八个发光二极管）、PB口接输入设备口接输入设备（八个开关）（八个开关）PC口不用，均采用方式口不用，均采用方式

50、0，将，将8255AB口输口输入的开关置的数据从入的开关置的数据从A口输出，要求开关合上的对应口输出，要求开关合上的对应LED亮。编出程序段。亮。编出程序段。分析：由图可知，分析：由图可知，P2.7=0方方选中该选中该8255，A1 A0(P2.1 P2.0)为为00 01对应对应PA口和口和PB口、为口、为11时对应控制口。其时对应控制口。其余地址写余地址写1，A口、口、B口、控口、控制口地址分别为制口地址分别为7CFFH、 7DFFH、7FFFH。设定设定PA口口方式方式0输出输出, B口方式口方式0输入，控制输入，控制字字10000010B82H编程如下：编程如下： MOV DPTR, #7FFFH ;DPTR指向控制口 MOV A, #82H MOVX DPTR, A ; 控制字写入控制口 MOV DPTR, #7DFFH ;DPTR指向PB口 MOVX A, DPTR ;从PB口输入数据CPL A ;开关合上的对应LED亮DEC DPL ;DPTR指向PA口 MOVX DPTR, A ;从PA口输出 SJMP $用C语言编程:#include#incl