课程设计报告书【final】

1、15微电子技术综合实践设计报告题目： N阱CMOS芯片薄膜工艺设计 院系： 自动化学院电子工程系 专业班级： 电子112 学生学号： 3110431043 学生姓名： 马秦 指导教师姓名： 刘静老师 起止时间： 2014年6月27日7月8日 成绩： 题目一：n阱CMOS芯片制作工艺设计一设计指标要求1. 特性指标要求：n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和电流IDsat1mA, 漏源饱和电压VDsat3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS20V, 跨导gm2mS, 截止频率fmax3GHz（迁移率µn取600cm2/V·s）p沟多

2、晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电流IDsat1mA, 漏源饱和电压VDsat3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS20V, 跨导gm0.5mS, 截止频率fmax1GHz（迁移率µp取220cm2/V·s） 2. 结构参数参考值：p型硅衬底的电阻率为50 W×cm； n阱CMOS芯片的n阱掺杂后的方块电阻为690W/ð，结深为56mm；pMOS管的源、漏区掺杂后的表面浓度1´1020cm-3，结深为0.30.5mm；nMOS管的源、漏区掺杂后的表面浓度1´1020cm-3，结深为0.30.

3、5mm；场氧化层厚度为1mm；垫氧化层厚度约为600 Å；栅氧化层厚度为400 Å；氮化硅膜厚约为1000 Å；多晶硅栅厚度为4000 5000 Å。二设计内容 1. MOS管的器件特性参数设计计算；2. n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图）；3. 薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(给出具体温度、时间或流量、速度等)，并进行结深或掩蔽有效性的验证。3 MOS管的器件特性设计1、NMOS管参数设计与计算：由得Å（为便

4、于计算取400Å） , 则得再由， 式中（VGS-VT）VDS(sat)， 得又， 得阈值电压 （取=5×q） 取时， =0.365V，此时=2.23, 6.78×，发现符合要求, 又得因此便于计算取L=2. 则W=2、 PMOS管参数设计与计算：因为,其中，6×， 所以Å（为便于计算取400Å）饱和电流：，式中（VGS-VT）VDS(sat)， 则 IDsat1mA 故可得宽长比：由 可得宽长比： 取PMOS衬底浓度为查出功函数差与掺杂浓度的关系可知： 取发现当时；=0.23V,=1.18×10cm，=，符合要求, 又可知

5、,便于计算及工艺对称美观性，故取 ，2.5=2.5×26=65（同一CMOS上，所以）四工艺流程分析1、衬底制备。由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过磷离子注入来调节。CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P型硅做衬底，电阻率约为50CM。 2、初始氧化。 为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。这是N阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。 SiO2衬底P-Si 3、阱区光

6、刻。 是该款N阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。去胶等诸工序。阱区光刻的工艺要求是刻出N阱区注入参杂，完成N型阱区注入的窗口SiO2 P-Si4、N阱注入。 是该N阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。N阱注入工艺环节的工艺要求是形成N阱区。 P-subN-well5、剥离阱区氧化层。6、热生长二氧化硅缓冲层： 消除Si-Si3N4界面间的应力，第二次氧化。7、LPCVD制备Si3N4介质。综合5.6.7三个步骤如下图P-subN-wellSi3N4薄氧8、有源区光刻：

7、即第二次光刻P-SiN-wellSi3N49、N沟MOS管场区光刻。 即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。10、P沟MOS管场区B+注入： 第二次注入。P沟MOS管场区B+的注入首要目的是增强阱区上沿位置处的隔离效果。同时，场区注入还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生MOS管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金半接触特性有所改善。综合9，10两个步骤如图 光刻胶P-SiN-B+11、局部氧化： 第三次氧化，生长场区氧化层。12、剥离Si3N4层及SiO2缓冲层。综合11，,1

8、2两个步骤如图 P-SiN-13、热氧化生长栅氧化层：第四次氧化。14、N沟MOS管沟道区光刻：第四次光刻,以光刻胶做掩蔽层。15、N沟MOS管沟道区注入：第四次注入，该过程要求调解N沟MOS管的开启电压。综合13,14,15三个步骤如图P-SiN-P+16、生长多晶硅。17、刻蚀多晶硅栅：第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。综合16,17两个步骤如图 多晶硅P-SiN-18、涂覆光刻胶。19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。综合18.19.20三个步骤如图P-

9、SiN-B21、涂覆光刻胶。22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。24、生长磷硅玻璃PSG。综合21.22.23.24四个步骤如图光刻胶P-SiN-B+PSGP-SiP+N-+25、引线孔光刻：第八次光刻，如图B+B+N-N-N-N-N-PSGP-SiP+N阱B+B+26、真空蒸铝。27、铝电极反刻：第九次光刻综合26.27两个步骤如图N阱B+B+P+P+PSGP-SiP+VDDINOUTPNSDDSAl至此典型的N阱硅栅CMOS反相器单元的管芯制造工艺流程就完成了。五薄膜加工工艺参数计算（1） 场氧化层【结构要求

10、】场氧化层厚度为1mmp型硅衬底的电阻率为50 W×cm； n阱CMOS芯片的n阱掺杂后的方块电阻为690W/，结深为56mm；pMOS管的源、漏区掺杂后的表面浓度1´1020cm-3，结深为0.30.5mm；nMOS管的源、漏区掺杂后的表面浓度1´1020cm-3，结深为0.30.5mm；制备条件：水汽氧化，晶向（111），常压，1094 注：标准单位：得出：t=119.14min1.98h比湿氧287.5min（参某计算结果）明显较快。氧化层质量有待实验验证！（2） 栅氧化层【结构要求】栅氧化层厚度为400 Å制备条件：干氧，1200°C，

11、常压，晶向（111） 注：标准单位：得出：t=2.65min<<干氧，1000°C下的19.85min 故采用本制备条件更优（3） 多晶硅栅层【结构要求】多晶硅栅厚度为4000 5000 Å选择淀积：5000 Å制备条件：低压化学气相淀积（LPCVD），630°C，100Pa，淀积时间t。计算：=5000Å/(120Å/min)=41.67min即淀积时间为41.67min。（4） 垫氧化层【结构要求】垫氧化层厚度约为600 Å制备条件：干氧，1200°C，常压，晶向（111）求得t=6.38min.符

12、合工业生产实际。（5） 氮化硅膜层【结构要求】氮化硅膜厚约为1000 Å制备条件：常压化学气相淀积（APCVD）,高频感应炉炉温800°C，氢气流量5L/min，硅烷流量3mL/min,氨气流量100ml/min,淀积速度500Å/min。所以，淀积时间=1000Å/500=2min（6） 掩蔽膜（1） 假设掺杂离子（磷，n阱）注入能量为60KeV,则生长厚度为200nm(大于最小掩蔽厚度)的掩蔽膜即可达到掩蔽： （2） 验证：由曲线得：对于P+离子（形成N阱），E=60KeV时，=72.9min,当掩蔽效果达到99.999%时，掩蔽膜的最小厚度为：所以

13、生长200.28nm厚度的掩蔽膜合适。（3） 制备条件：干氧（1000°C，8min） 湿氧（1000°C，22min） 干氧（1000°C，12min）干氧（1000°C，6min,（100）面）查表得A=0.165m，A=A/=0.165/0.595=0.277m,B等于 =22.2min湿氧（1000°C，15min），A=0.05/0.595=0.084m，B=， =1.65min干氧（1000°C，9min）,A=A/=0.165/0.595=0.277m，B等于， =478.20min六N阱光刻板 见附录坐标纸七工艺实施方

14、案工艺步骤工艺名称工艺目的设计目标结构参数工艺方法工 艺 条 件1衬底选择得到衬底电阻率50W×cm晶向<100>2一次氧化（外延）为形成p阱提供掩蔽膜厚度：197nm厚度的掩蔽膜干氧-湿氧-干氧干氧（1000°C，8min）湿氧（1000°C，22min）干氧（1000°C，12min）3一次光刻为硼提供扩散窗口电子束曝光正胶 4一次离子注入注入形成P阱离子注入5一次扩散热驱入达到P阱所需深度结深5mm有限表面源扩散 6二次氧化作为氮化硅膜的缓冲层膜厚600Å常压干氧氧化 7氮化硅膜淀积作为光刻有源区的掩蔽膜膜厚1000Å

15、;APCVD2min8二次光刻为磷扩散提供窗口电子束曝光正胶9场氧一利用氮化硅的掩蔽，在没有氮化硅、经离子注入的区域生成一层场区氧化层厚度1000Å湿氧氧化，95水温。10三次光刻除去P阱中有源区的氮化硅和二氧化硅层电子束曝光正胶11场氧二生长场氧化层厚度约为1微米湿氧氧化12二次离子注入调整阈值电压表面浓度结深方块电阻注入P+13栅极氧化形成栅极氧化层厚度500Å低压化学气相淀积（LPCVD），630°C，100Pa，淀积时间t。淀积时间为41.67min。14多晶硅淀积淀积多晶硅层厚度5000Å低压化学气相淀积（LPCVD），630°C，1

16、00Pa，淀积时间t。=5000Å/(120Å/min)=41.67min15四次光刻形成PMOS多晶硅栅，并刻出PMOS有源区的扩散窗口电子束曝光正胶16三次离子注入形成PMOS有源区表面浓度结深方块电阻注入B+17五次光刻形成NMOS多晶硅栅，并刻出NMOS有源区的扩散窗口电子束曝光正胶18四次离子注入形成NMOS有源区峰值浓度结深方块电阻注入P+19二次扩散达到所需结深结深表面浓度热驱入950 t=12min20淀积磷硅玻璃保护LPCVD 21六次光刻刻金属化的接触孔电子束曝光正胶22蒸铝、刻铝淀积Al-Si合金，并形成集成电路的最后互连溅射八心得体会：这次课设给了两

17、周的时间来做，初期我们小组一点头绪也没有，甚至有时回想自己不久前学习的器件物理与集成工艺两门课的公式都困难，这值得我深刻反思。通过我们在不断地査书，查网以及多次去找老师答疑，我们也很感动老师对给我们答疑那样认真负责，终于完成这次课设的基本任务，自己觉得许多做的不够好，这些也是自己该吸取教训的地方，虽有比较高的觉悟意识，却在行动上因为懒惰等等打了折扣，我以为这绝不是作为一名科技工作者能够忍受与承认的。我想这次课设也给我了一次看清自我不足的机会，正视不足，思考解决，期望以后有所改进。 通过这次课程设计，我掌握了CMOS器件的特性参数的计算以及它的工艺制作过程，我认为，在这学期的课设中，不仅培养了独

18、立思考的能力，在各种其它能力上也都有了提高。更重要的是，在课程设计过程中，我们学会了很多学习的方法。而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习、实践，再学习、再实践。这对于我们的将来也有很大的帮助。以后，不管有多苦，我想我们都能变苦为乐，找寻有趣的事情，发现其中珍贵的事情。课程设计中，也对团队精神的进行了考察，我们组员之间的多次讨论都相当高效激烈，在图书馆也同其他组的同学进行过多次交流讨论，觉得我们一起在辨析概念，探知CMOS结构过程中更加深入的理解个中原理。此次设计也让我明白了思路即出路，有什么不懂不明白的地方要及时请教或上网查询，只要认真钻研，动脑思考，动手实践，就没有弄不懂的知识，收获颇丰。我认为，在这学期的实验中，在收获知识的同时，还收获了阅历，收获了成熟，在此过程中，我们通过查找大量资料，请教老师和同学。使我再专业知识得了到很好的提升，在此，要对给过我帮助的所有同学和各位指导老师再次表示忠心的感谢！在课设的过程中每一个人都努力查找资料，仔细检查，认真核对，都付出了自己的努力和艰辛，希望我们日后能在学术的道路上走得更坚定，走的更创新。九参考资料1、 王蔚，田丽，