数字电路逻辑设计(王毓银)第_4_章_组合逻辑电路

1、第第4 4章章 组合逻辑电路组合逻辑电路 每一个数字信号的处理系统，都包每一个数字信号的处理系统，都包含了许许多多的逻辑电路。含了许许多多的逻辑电路。 一般逻辑电路大致可分为两大类：一般逻辑电路大致可分为两大类： 一类是一类是组合逻辑电路组合逻辑电路，一类是，一类是时序时序逻辑电路逻辑电路。教学要求 （1）掌握组合逻辑电路的）掌握组合逻辑电路的分析和设计方法分析和设计方法。 （2）掌握常用组合逻辑电路）掌握常用组合逻辑电路功能器件（模块）功能器件（模块）的逻的逻辑功能及使用方法。辑功能及使用方法。 （3）理解常用组合逻辑电路功能器件的工作原理。）理解常用组合逻辑电路功能器件的工作原理。 （4）

2、了解组合逻辑电路中的竞争与冒险现象。）了解组合逻辑电路中的竞争与冒险现象。定义 组合逻辑电路： 输出仅由当前输入决定，与电路以前状态无输出仅由当前输入决定，与电路以前状态无关；电路结构中关；电路结构中无无反馈环路，反馈环路，无无记忆元件。记忆元件。时序逻辑电路：方框图 组合逻辑电路I0I1In-1Y0Y1Ym-1输入输出),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY特点特点(1)从电路结构上看，基本由从电路结构上看，基本由逻辑门电路逻辑门电路组成；组成；(2)不存在不存在反馈反馈，不包含记忆元件，不包含记忆元件 (触发器触发器)。 从逻辑功能上看从逻

3、辑功能上看,任一时刻的输出仅仅与该时任一时刻的输出仅仅与该时刻的输入有关，与该时刻之前电路的状态无关。刻的输入有关，与该时刻之前电路的状态无关。即时输入决定即时输出即时输入决定即时输出。组合逻辑电路特点组合逻辑电路特点:常用组合模块常用组合模块编码器、译码器、加法器、编码器、译码器、加法器、数据选择器、数值比较器、数据选择器、数值比较器、奇偶校验器等。奇偶校验器等。常用组合模块（中规模集成电路）常用组合模块（中规模集成电路）:4.1 组合逻辑电路的分析组合逻辑电路的分析4.1 组合逻辑电路的分析组合逻辑电路的分析4.2 组合逻辑电路的设计组合逻辑电路的设计4.3 常用组合模块的功能及应用常用组

4、合模块的功能及应用4. 4 组合电路中的竞争冒险组合电路中的竞争冒险分析的目的 找出给定组合逻辑电路中找出给定组合逻辑电路中输出与输入输出与输入的关系的关系，从而阐明组合逻辑电路的，从而阐明组合逻辑电路的功能。功能。 分析的步骤步骤 分析组合逻辑电路的目的，是确定已知电路的逻分析组合逻辑电路的目的，是确定已知电路的逻辑功能，其步骤是：辑功能，其步骤是：从输入端入手，根据逻辑门电路的逻辑功能，从输入端入手，根据逻辑门电路的逻辑功能，逐级逐级写出各输出端的逻辑函数表达式写出各输出端的逻辑函数表达式 化简和变换逻辑表达式化简和变换逻辑表达式 列出真值表列出真值表 确定逻辑功能。确定逻辑功能。级数的概

5、念级数的概念ABCY&级数级数：从某一输入信号发生变换到引起输出也发生变化所：从某一输入信号发生变换到引起输出也发生变化所经历的逻辑门的最大数目。通常将输入级作为第一级，顺经历的逻辑门的最大数目。通常将输入级作为第一级，顺序推之。序推之。Y31111ABCYY1Y21(1)(2)例例ABCY&逻辑图逻辑图逻辑表达逻辑表达式式 1 1 最简与或表最简与或表达式达式化简化简 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY从输入到输出从输入到输出逐级写出逐级写出ACBCABYYYY 321例例A B CY0 0 00 0 10 1 00 1 11 0 01 0

6、11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑功能辑功能当输入当输入A、B、C中有中有2 2个或个或3 3个为个为1 1时，输时，输出出Y为为1 1，否，否则输出则输出Y为为0 0。 4 所以这个电路所以这个电路实际上是一种实际上是一种3 3人表决用的人表决用的组合电路：只组合电路：只要有要有2票或票或3票票同意，表决就同意，表决就通过。通过。例例Y31111ABCYY1Y21逻辑图逻辑图逻辑表逻辑表达式达式BABBABBACBAY最简与或最简与或表达式表达式BBACBABYYYYBY2Y1YBAYCBAY2133

7、21真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出电路的输出Y只与输入只与输入A、B有关，有关，而与输入而与输入C无关。无关。Y和和A、B的逻辑关的逻辑关系为：系为：A、B中只要一个为中只要一个为0，Y=1；A、B全为全为1时，时，Y=0。所以。所以Y和和A、B的逻的逻辑关系为与非运算的关系。辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能ABBAY4.2 组合逻辑电路的设计组合逻辑电路的设计4.1 组合逻辑电路的分析组合逻辑电路的分析4.2 组合逻辑电路的设计组合

8、逻辑电路的设计4.3 常用组合模块的功能及应用常用组合模块的功能及应用4. 4 组合电路中的竞争冒险组合电路中的竞争冒险设计步骤设计步骤 组合逻辑设计是组合逻辑分析的逆过程，由实际的逻辑问组合逻辑设计是组合逻辑分析的逆过程，由实际的逻辑问题题(即逻辑功能要求即逻辑功能要求)出发，最终得到满足功能要求的最简单组出发，最终得到满足功能要求的最简单组合逻辑电路图。合逻辑电路图。 什么是组合逻辑设计？什么是组合逻辑设计？ 组合逻辑电路设计步骤组合逻辑电路设计步骤SSI采用采用SSI的组合逻辑电路设计的组合逻辑电路设计 首先首先将逻辑功能要求抽象成将逻辑功能要求抽象成真值表真值表的形式。的形式。 由真值

9、表可以由真值表可以很方便地写出很方便地写出逻辑函数的表达式逻辑函数的表达式。 在采用小规模器件时，通常将函数在采用小规模器件时，通常将函数化简成最简与化简成最简与-或表达式或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。 最后根据所最后根据所采用的器件采用的器件的类型进行适当的函数的类型进行适当的函数表达式变换表达式变换，如变换成与非与非表达式、或非或非表达式、与或非表达如变换成与非与非表达式、或非或非表达式、与或非表达式等。式等。一、既有原变量又有反变量输入一、既有原变量又有反变量输入 ：有一火灾报警系统，设有烟感、温

10、感和紫外光感三种不有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或同类型的火灾探测器。为了防止误报警，只有当其中两种或两种类型以上的探测器发生火灾探测信号时，报警系统才产两种类型以上的探测器发生火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。生报警控制信号，试设计产生报警控制信号的电路。解：解：首先，指定变量并编码：（逻辑抽象）首先，指定变量并编码：（逻辑抽象） 设设A、B、C分别表示烟感、温感、紫外光感三种探测分别表示烟感、温感、紫外光感三种探测器的探测信号，为报警控制电路的输入，以器的探测信号，为报警控制电路的输

11、入，以1表示高电平，表示高电平，表示有火灾，表示有火灾，0表示低电平，表示无火灾；表示低电平，表示无火灾； 设设F为报警控制电路的输出，以为报警控制电路的输出，以1表示高电平，表示有表示高电平，表示有火灾报警，以火灾报警，以0表示低电平，表示无火灾报警。表示低电平，表示无火灾报警。 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 13567( , ,)F A B CmmmmABCABCABCABC由此可列出真值表：由此可列出真值表：写出表达式：写出表达式：采用与非器件实现采用与非器件实现BCACABFB

12、CACABBCACABF画卡诺图画卡诺图并化简并化简采用与非采用与非器件实现器件实现BCACABFBCACABBCACABF画逻辑画逻辑电路图电路图采用或非器件实现采用或非器件实现 若采用若采用或非器件或非器件实现，可将实现，可将F的的与或与或表达式，变换为表达式，变换为或与或与表达式。或表达式。或在卡诺图上圈在卡诺图上圈0，直接得或与表达式：，直接得或与表达式：)()()()()(CBCABACBCABAF两次求反，得到两次求反，得到画逻辑画逻辑电路图电路图采用与或非器件实现采用与或非器件实现若采用若采用与或非与或非器件实现器件实现画逻辑画逻辑电路图电路图练习练习*练习：练习：设计一个监测设

13、计一个监测信号灯工作状态的逻信号灯工作状态的逻辑电路。这组信号灯辑电路。这组信号灯分别为红、黄、绿三分别为红、黄、绿三盏。点亮状态只允许盏。点亮状态只允许为红、黄和绿三种之为红、黄和绿三种之一。其他状态表示电一。其他状态表示电路出现故障。要求电路出现故障。要求电路能够产生故障信号，路能够产生故障信号，以提醒人员前去修理。以提醒人员前去修理。练习练习*练习练习*二、只有原变量输入，用与非门实现二、只有原变量输入，用与非门实现二、只有原变量没有反变量输入，且用与非门实现二、只有原变量没有反变量输入，且用与非门实现几个名词几个名词: 生成项生成项 (多余项，添加项）多余项，添加项）尾部因子尾部因子：

14、是指每个乘积项中带非号部分的因子是指每个乘积项中带非号部分的因子FAB AB BC ADABD BACAABCD BABCDBDACABCDABCD为生成项为生成项 例例 在只有原变量，没有反变量输入条件下，用与非门实现在只有原变量，没有反变量输入条件下，用与非门实现函数函数 )14,13,12,11,10, 9 , 8 , 7 , 6 , 5 , 4(),(mDCBAF解解用卡诺图对函数进行化简，如图所示用卡诺图对函数进行化简，如图所示化简结果为化简结果为DACBBABAFDACBBABAF两次求反，得两次求反，得DACBBABAF若既有原变量，若既有原变量，又有反变量输入，又有反变量输入，

15、则得逻辑电路图则得逻辑电路图: :现在没有反变量现在没有反变量输入，所以其逻输入，所以其逻辑电路如图辑电路如图第第1级反相器用来产生级反相器用来产生反变量，比前一个图多反变量，比前一个图多了一级门，为了一级门，为3级门的级门的电路结构电路结构DACBBABAF上图所示电路不是最佳结果。若对上图所示电路不是最佳结果。若对进行合并，得进行合并，得ACBBDAACBBDACABDBADACBBABAF)()(3级门的电路结构，级门的电路结构，比上图少比上图少4个反相器个反相器DACBBABAF实际上，还可以进一步处理。对实际上，还可以进一步处理。对进行一些代数处理，进行一些代数处理，DBDABADA

16、BACACBBACBBADBCA和和为化简中的为化简中的多余项多余项，这里称为，这里称为生成项生成项，加入这些生成项后，函数值不会改变加入这些生成项后，函数值不会改变CADBDACBBABAF上式中上式中CADBDACBBABAF3级门的电路结构，只需要级门的电路结构，只需要4个与非门，就实个与非门，就实现了现了F函数。函数。ACDBBCDADCABDCBA)()(ABCDBABCDAABCDBABCDA*小结 由此可以看出，由此可以看出，在没有反变量输入的条件下在没有反变量输入的条件下，组合电路的结构为组合电路的结构为3级门结构：级门结构： 第第1级为输入级，与非门器件的多少，取决于级为输入

17、级，与非门器件的多少，取决于函数中乘积项所包含的尾部因子种类的多少。函数中乘积项所包含的尾部因子种类的多少。（尾（尾部因子是指每个乘积项中带非号部分的因子）部因子是指每个乘积项中带非号部分的因子） 第第2级为中间级或称为与项级，所含器件的多少，级为中间级或称为与项级，所含器件的多少，取决于乘积项的多少。取决于乘积项的多少。 第第3级为输出级或称为或项级。级为输出级或称为或项级。*只有原变量输入，用与非门只有原变量输入，用与非门设计步骤设计步骤： 逻辑功能要求逻辑功能要求-真值表得逻辑函数表达式真值表得逻辑函数表达式 化简得最简与或式化简得最简与或式ABDABC 寻找全部生成项进行乘积项合并，若

18、找到可以寻找全部生成项进行乘积项合并，若找到可以和其合并的乘积项（和其合并的乘积项（除尾部因子以外的其它变量因除尾部因子以外的其它变量因子完全相同的乘积项如子完全相同的乘积项如 ）则这些生成）则这些生成项叫项叫有用生成项有用生成项，反之为，反之为无用生成项无用生成项。 进行尾部因子变换，尽可能减少尾部因子种类。进行尾部因子变换，尽可能减少尾部因子种类。 两次求反，得到与非与非表达式。两次求反，得到与非与非表达式。 画出逻辑电路图画出逻辑电路图例dacbaca bc dd acdbabcaabc cacd 对于有两个或两个以上的尾部因子，且没有生成项或有对于有两个或两个以上的尾部因子，且没有生成

19、项或有生成项但无生成项但无有用生成项有用生成项时，采用：时，采用： 并项法并项法或代替因子法或代替因子法 减少减少尾部因子。尾部因子。ABABAABBABBCACABA*三、只有原变量输入，用或非门实现三、只有原变量输入，用或非门实现三、只有原变量没有反变量输入，用或非门实现三、只有原变量没有反变量输入，用或非门实现设计步骤：设计步骤：求原函数的对偶函数求原函数的对偶函数F F* 采用与非器件的设计方法，求出采用与非器件的设计方法，求出F*的与非与非的与非与非表达式表达式再求再求 F*的对偶式得的对偶式得F的或非或非表达式的或非或非表达式*利用相关函数之间的关系 利用原函数利用原函数F F求求

20、F F的反函数。的反函数。 F F的反函数由的反函数由2 2n n个最小项中，除去个最小项中，除去F F中已包含的最小项中已包含的最小项以外的全部最小项组成。以外的全部最小项组成。利用利用F F的反函数求对偶函数的反函数求对偶函数F F* * 。 若若F F的反函数中最小项号码为的反函数中最小项号码为i i，则，则 F F* * 中最小项号码中最小项号码为（为（2 2n n1 1）i i。（个数相同）。（个数相同）利用偶函数利用偶函数F F* * 求求F F，F= (FF= (F* *) )* *原函数原函数、反函数反函数、对偶函数对偶函数的最小项之间的关系的最小项之间的关系例例：在只有原变量

21、没有反变量输入条件下：在只有原变量没有反变量输入条件下,用或非门实现下用或非门实现下列函数：列函数：( , , , )(0,4,11,12,13,15)F a b c dm( , , , )(1,2,3,5,6,7,8,9,10,14)F a b c dm解：解： 求原函数的对偶函数求原函数的对偶函数F* 采用与非器件的设计方法，求出采用与非器件的设计方法，求出F*的与非与非表达式的与非与非表达式*( , , , )(14,13,12,10,9,8,7,6,5,1)Fa b c dm再求再求 F*的对偶式得的对偶式得F的或非或非表达式的或非或非表达式*四、多输出组合逻辑电路的设计四、多输出组合

22、逻辑电路的设计1、什么是多输出函数的组合逻辑电路、什么是多输出函数的组合逻辑电路? 它是一种它是一种同一组输入变量同一组输入变量下具有多个输出的逻辑电路，下具有多个输出的逻辑电路，其框图见图所示。其框图见图所示。 A1 A2 An F1 F2 Fm组组 合合 逻逻 辑辑 电电 路路2、多输出函数组合逻辑电路的特殊点、多输出函数组合逻辑电路的特殊点? 多输出函数电路是一整体，从多输出函数电路是一整体，从“局部局部”观点看，每个单独观点看，每个单独输出电路最简，从输出电路最简，从“整体整体”看未必最简。因此从全局出发，应看未必最简。因此从全局出发，应确定各输出函数的公共项，以使整个逻辑电路最简。确

23、定各输出函数的公共项，以使整个逻辑电路最简。例例 用与非门实现下列多输出函数：用与非门实现下列多输出函数： F1(A,B,C) =m(1，3，4，5，7) F2 (A,B,C) =m(3，4，7)任务：确定各单独输出函数的公共项任务：确定各单独输出函数的公共项 F1 (A,B,C) =m( (1，3，4，5，7) )ABC00 01 11 10011 1 1 11BACF1CBABCF2F2 (A,B,C) =m( (3，4，7) )ABC00 01 11 1001 1 11CBBCAABCF1F2BACF1CBABCF2BAC CBABCF1 (A,B,C) =m( (1，3，4，5，7)

24、)ABC00 01 11 10011 1 1 11F2 (A,B,C) =m( (3，4，7) )ABC00 01 11 1001 1 11CBBCAABCF1F2BACF1CBABCF2BACCBABCCBACF1CBABCF2CBACCBABCCBCABCF1F2设计说明1 1、无反变量输入问题，可通过加非门解决。与非门可作非、无反变量输入问题，可通过加非门解决。与非门可作非门用。门用。 A 1 Y & A Y & 2 2、电路图中相交的地方用、电路图中相交的地方用“黑点黑点”标注，没有标注表示不相交标注，没有标注表示不相交3 3、最简电路不一定是最佳电路最简电路不一定是最

25、佳电路3点说明：点说明：4.3 常用组合模块的功能及应用常用组合模块的功能及应用4.1 组合逻辑电路的分析组合逻辑电路的分析4.2 组合逻辑电路的设计组合逻辑电路的设计4.3 常用组合模块的功能及应用常用组合模块的功能及应用4. 4 组合电路中的竞争冒险组合电路中的竞争冒险常用组合模块的功能及应用 常用组合逻辑功能器件包括全加器、编码器、译码常用组合逻辑功能器件包括全加器、编码器、译码器、数据选择器、数值比较器、奇偶检验器、数据选择器、数值比较器、奇偶检验/产生器等。产生器等。 对于这些逻辑器件除了掌握其基本功能外，还必对于这些逻辑器件除了掌握其基本功能外，还必须了解其须了解其使能端使能端、扩

26、展端扩展端，掌握这些器件的应用。，掌握这些器件的应用。全加器的功能及应用 两个二进制数之间的算术运算无论是加、减、两个二进制数之间的算术运算无论是加、减、乘、除，目前在计算机中都是化成若干步加法运乘、除，目前在计算机中都是化成若干步加法运算进行的。因此，算进行的。因此，全加器全加器和和半加器半加器是构成算术运是构成算术运算器的基本单元。算器的基本单元。1 1、半加器、半加器 能对两个能对两个1位二进制数进行相加，而求得位二进制数进行相加，而求得和和及及进位进位的逻的逻辑电路称为半加器。辑电路称为半加器。 半半加加器器真真值值表表 Ai Bi Si Ci 0 0 0 1 1 0 1 1 0 0

27、1 0 1 0 0 1 iiiiiiiiiiBACBABABAS =1 & Ai Bi Si Ci Ai Bi Si Ci CO 半半加加器器符符号号 半半加加器器电电路路图图 加数加数本位本位的和的和向高向高位的位的进位进位2、全加器 能对两个能对两个1位二进制数进行相加并考虑低位来的进位，即相当位二进制数进行相加并考虑低位来的进位，即相当于于3个个1位二进制数相加，求得位二进制数相加，求得和和及及进位进位的逻辑电路称为的逻辑电路称为全加器全加器。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0

28、 1 0 1 0 0 1 1 0 0 1 0 1 1 1 Ai、Bi：加数，：加数，Ci-1：低位来的进位，低位来的进位，Si：本位的和，：本位的和， Ci：向高位的进位。：向高位的进位。全加器的输出函数 AiBi Si-1 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Si的卡诺图 7421mmmmSi11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1

29、 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 全加器的输出函数 AiBiCi-1000111100001010111 Ci的卡诺图35( , , )iiiC A B CmmABiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()( Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号iiiiiiBACBAC1)(=1&

30、;AiBiCi-1SiCi (a) 逻辑图 (c) 国标符号AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符号CI CO&FA=11iiiiCBAS3 3、串行进位加法器、串行进位加法器实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为加法器加法器。：把：把n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位：进位

31、信号是由低位向高位逐级传递逐级传递的，的，速度不高速度不高。4 4、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器） 各位进位各位进位信号信号Y2、Y3、Y4、CO4的产的产生，均只需要生，均只需要经历一级与非经历一级与非门和一级与或门和一级与或非门的延迟时非门的延迟时间，比逐位进间，比逐位进位的全加器大位的全加器大大缩短了时间。大缩短了时间。超前进位的产生超前进位的产生FFFF1111111122212211112222211113332222111133333222211114443333222211ABCICOABAB CIABCO =ABABAB CICOABABAB

32、AB CIABABABABAB CICOABABABABABAB CIABABABABABAB1144444333322221111AB CICOABABABABABABABAB CI4 4位超前进位全加器位超前进位全加器4 4位超前进位全加器集成电路有：位超前进位全加器集成电路有：CT54 283/CY74 283CT54 283/CY74 283、CT54S283/CY74S283CT54S283/CY74S283、CT54LS283/CY74LS283CT54LS283/CY74LS283、CC4008CC4008等。等。4 4位位全加器逻辑符号全加器逻辑符号5 5、采用全加器实现组合逻

33、辑函数、采用全加器实现组合逻辑函数例例4-10 设计将设计将8421 BCD码转换为余码转换为余3BCD码的码的码制转换电路。码制转换电路。（P154）8421BCD码码+0011=余余3BCD码码例例 用全加器实现两个用全加器实现两个1位位8421BCD码十进制加法运算码十进制加法运算 解：解：十进制数的加法和十进制数的加法和8421BCD8421BCD码的码的4 4位二进制加法差异位二进制加法差异3+5=80 0 1 10 1 0 11 0 0 06+7=138+9=170 1 1 00 1 1 11 1 0 11 0 0 01 0 0 11 0 0 0 11 1 0 10 1 1 01

34、0 0 1 11 0 0 0 1 0 1 1 01 0 1 1 1加加6修正修正:第一部分和第三部分均由第一部分和第三部分均由4 4位全加器实现。第二部分判别信位全加器实现。第二部分判别信号的产生，应在号的产生，应在4 4位位8421BCD8421BCD相加有进位信号相加有进位信号COCO产生时，或产生时，或者和数在者和数在10101515的情况下产生修正控制信号的情况下产生修正控制信号F F，所以，所以F F应为应为012301230123012301230123FFFFFFFFFFFFFFFFFFFFFFFFCOF1323FFFFCO电路由三个部分组成：电路由三个部分组成：第一部分进行加数

35、和被加数第一部分进行加数和被加数相加相加；第二部分判别是否加以修正，即产生第二部分判别是否加以修正，即产生修正控制信号修正控制信号；第三部分完成第三部分完成加加6 6修正修正。1323FFFFCO用与非用与非门实现门实现F函数函数用全加器实现两个用全加器实现两个1位位8421BCD码十进制加法运算码十进制加法运算1XmX1YnY编码器的功能及应用编码编码：在选定的一系列二进制数码中，赋予每个二进制数码以某一固在选定的一系列二进制数码中，赋予每个二进制数码以某一固 定含义定含义 。字符编码字符编码：在电子设备中将字符变换成二进制数码在电子设备中将字符变换成二进制数码二二-十进制编码十进制编码：用

36、二进制数码表示十进制数用二进制数码表示十进制数编码器编码器：实现编码功能的电路实现编码功能的电路当当mn时，编码器，当时，编码器，当mB, AB, FABF ABF A=B0 00 11 01 1001001001001 假设与比较结果相符的输出为假设与比较结果相符的输出为1，不符的为，不符的为0，则可列出其真值表如下表所示。则可列出其真值表如下表所示。 4位数值比较器位数值比较器逻辑结构逻辑结构 数据输入数据输入A A3 3-A-A0 0，B B3 3 -B -B0 0：用做比较的数据用做比较的数据(4(4位位) ) 级联输入级联输入 ABABAB：扩展连接时使用。扩展连接时使用。( (实现

37、实现4 4位以上数码比较时，输入位以上数码比较时，输入低位芯片的比较结果低位芯片的比较结果) )比较结果输出比较结果输出 F FABABAB：三个输出中只有一个：三个输出中只有一个高电平，它代表两个数据高电平，它代表两个数据的比较结果。的比较结果。 逻辑符号逻辑符号逻辑逻辑符号符号比较器的功能表逻辑功能表逻辑功能表提示：在进行四位数比较时提示：在进行四位数比较时( (1片片74LS85工作时工作时) )，必须将级联输入，必须将级联输入AB接地，接地， A=B接高电平接高电平。 比较器的功能扩展扩展 a、 串联方式扩展串联方式扩展 例如，将两片四位比较器扩展为八位比较器。可以将两片芯片串联连接，

38、例如，将两片四位比较器扩展为八位比较器。可以将两片芯片串联连接，即将低位芯片的输出端即将低位芯片的输出端FAB, FAB, A n）实现组合逻辑函数实现组合逻辑函数1 1、用具有、用具有n个地址输入端的数据选择器实现个地址输入端的数据选择器实现m变量逻变量逻辑函数辑函数（mn）对于对于n个地址输入的个地址输入的MUX，其表达式为，其表达式为 120niiimDY70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY对于对于8选选1的数据选择器，其表达式为的数据选择器，其表达式为 采用采用8选选1的数据选择器，可的数据选

39、择器，可以实现任意以实现任意3输入变量的组输入变量的组合逻辑函数。合逻辑函数。(m=n=3)实现组合逻辑函数实现组合逻辑函数 任何一个具有任何一个具有m个输入变量的逻辑函数都可以用个输入变量的逻辑函数都可以用最小项之和来表示：最小项之和来表示： 120miimF m为函数的输入变量数，为函数的输入变量数，n为选用的为选用的MUX的地址输入端的地址输入端数。数。 当当m =n时，只要将函数的输入变量时，只要将函数的输入变量A、B、C、依次依次接到接到MUX的地址输入端，根据函数的地址输入端，根据函数F所需要的最小项，确定所需要的最小项，确定MUX中中Di的值的值(0或或1)即可；即可；当当mn时

40、，将时，将MUX的高位地址输入端接地，其余同上。的高位地址输入端接地，其余同上。 例例例例 试用试用8选选1MUX实现逻辑函数：实现逻辑函数： CBABAF 解：首先求出解：首先求出F的最小项表达式。的最小项表达式。)7 , 5 , 4 , 3 , 2 , 1 (),(mCBAF0ABC00011110011011111将将F填入卡诺图，填入卡诺图，将将F的卡诺图与的卡诺图与8选选1的数据选择器的卡诺图（右图）进行比较的数据选择器的卡诺图（右图）进行比较例例令令A2=A，A1=B，A0=C，令令D1=D2=D3=D4=D5=D7=1，D0=D6=0。用用8选选1MUX实现函数实现函数F的逻辑图

41、如图所示。的逻辑图如图所示。 需要需要注意注意的是，因为函数的是，因为函数F中各最小项的标号是按中各最小项的标号是按A、B、C的权为的权为4、2、1写出的，因此写出的，因此A、B、C必须依次加到必须依次加到A2、A1、 A0端。端。 8选1MUXYA0A2D1D0D3D2D5D4D7D6A1FABC1练习练习练习练习： 试用试用8选选1MUX实现逻辑函数：实现逻辑函数： FABAB即即D0=D6=D3=D4=D5=D7=0，D1=D2=1实现组合逻辑函数实现组合逻辑函数2 2、用具有、用具有n n个地址输入端的数据选择器实现个地址输入端的数据选择器实现m m变量的组变量的组合逻辑函数（合逻辑函

42、数（m nm n）1）扩展法）扩展法2）降维图法）降维图法扩展法扩展法实现组合逻辑函数实现组合逻辑函数扩展法扩展法: 合理利用使能端扩展功能的方法，将合理利用使能端扩展功能的方法，将2n选选1的数据选择器扩展为的数据选择器扩展为2m选选1的数据选的数据选择器。再择器。再实现逻辑函数。实现逻辑函数。例例例例 试用试用8选选1MUX实现逻辑函数：实现逻辑函数： ( ,)(0,3,6,7,10,11,13,14)F A B C Dm解解(A=0时选通低位片时选通低位片1， A=1时选通高位片时选通高位片2) 上式中，第一项在上式中，第一项在A=0时成立，即片时成立，即片1工作，括号内为关于工作，括号

43、内为关于B、C、D的的4个最小项个最小项m0,m3,m6,m7；第二项在第二项在A=1时成立，即片时成立，即片2工工作，括号内为关于作，括号内为关于B、C、D的的4个最小项个最小项m2,m3,m5,m6。8选选1数据选择器有数据选择器有3个地址端，个地址端，8个数据输入端，而个数据输入端，而4变量变量函数一共有函数一共有16个最小项，所以采用个最小项，所以采用8选选1数据选择器扩展成数据选择器扩展成16选选1数据选择器。数据选择器。 例例70iiiYD m可知片可知片1的的 D0=D3 =D6 =D7=1, D1=D2 =D4 =D5=0片片2的的 D2=D3 =D5 =D6=1, D0=D1

44、 =D4 =D7=0将上式两括号中的内容与片将上式两括号中的内容与片1、2的逻辑函数关系式相比：的逻辑函数关系式相比：降维图法降维图法实现组合逻辑函数实现组合逻辑函数降维图法降维图法 在一个函数的卡诺图中，函数的所有变量均为卡诺图的在一个函数的卡诺图中，函数的所有变量均为卡诺图的变量，图中每一个最小项小方格，都填变量，图中每一个最小项小方格，都填1或或0或任意项或任意项。 一般将卡诺图的一般将卡诺图的变量数变量数称为该图的称为该图的维数。维数。 如果把某些变量也作为卡诺图小方格内的值，则会减如果把某些变量也作为卡诺图小方格内的值，则会减少卡诺图的维数，这种卡诺图称为降维卡诺图，简称少卡诺图的维

45、数，这种卡诺图称为降维卡诺图，简称降维降维图。图。 作为降维图小方格中值的那些变量称为作为降维图小方格中值的那些变量称为记图变量记图变量。降维图法举例降维图法举例例：降维降维（P150）降维方法降维方法降维方法降维方法总结总结：如果记图变量为如果记图变量为X，对于原卡诺图（或降维图）中，对于原卡诺图（或降维图）中，当当X0时，原图单元值为时，原图单元值为F，X1时，原图单元值为时，原图单元值为G， 则在新的降维图中对应的降维图单元中填入子函数则在新的降维图中对应的降维图单元中填入子函数XFXG。说明说明：F和和G可以为可以为0，可以为，可以为1，可以为某另一变量，也可以，可以为某另一变量，也可

46、以为某一函数。为某一函数。例例4-7（P151）例例 用用8选选1数据选择器实现函数数据选择器实现函数(注意修正例题中错误)14,13,12,11, 9, 7, 6, 5, 1 (),(mDCBAF解解第一步第一步 作出作出F的卡诺图，并降维的卡诺图，并降维例例4-7在在F的卡诺图中，以的卡诺图中，以D为记图变量，得到为记图变量，得到3维的降维图维的降维图第二步第二步 将函数降维图与将函数降维图与8选选1数据选择器卡诺图比较，得到数据选择器卡诺图比较，得到8选选1数据选择数据输入端数据选择数据输入端DDDDDDDDDDDDD76543210,1,1,0,例例4-7第三步第三步 画出逻辑电路图，

47、画出逻辑电路图，例例4-8（P151）例例 用用8选选1数据选择器实现函数数据选择器实现函数)31,26,23,22,21,20,14,13,12,11, 9, 3, 1, 0(),(mEDCBAF解解第一步，作出第一步，作出F的卡诺图及其降维图的卡诺图及其降维图例例4-8例例4-8第二步，将第二步，将3变量降维图与变量降维图与8选选1数据选择器卡诺图相比较，得数据选择器卡诺图相比较，得DEDDEDEDDDDDEEDDEDDDEDEDEDD76543210, 1,0,0,例例4-8第三步第三步 采用采用8选选1数据选择器，构成的逻辑电路图如下图所示数据选择器，构成的逻辑电路图如下图所示例例4-

48、8 对于此例，也可以采用同一规格的对于此例，也可以采用同一规格的4选选1数据选择器来实现，数据选择器来实现，变换成变换成2变量降维图，如下图所示。变量降维图，如下图所示。例例4-8以以A，B输入变量作为输入变量作为4选选1数据选择器的地址，以数据选择器的地址，以C、D、E作作为记图变量。则子函数分别为：为记图变量。则子函数分别为：必须选用必须选用3片片4选选1数据选择器分别实现数据选择器分别实现f0、f1、f3CDEEDCfCfECDCECEDCECfECDCEDCf3210例例4-84选选1数据选择器实现的逻辑电路图数据选择器实现的逻辑电路图*练习练习练习练习 试用试用4选选1MUX实现三变

49、量函数：实现三变量函数： 解：解： 首先选择地址输入，令首先选择地址输入，令A1A0=AB，则多余输入变量，则多余输入变量为为C，子函数，子函数Di=f(c)。 确定子函数确定子函数Di。 用代数法将用代数法将F的表达式变换为与的表达式变换为与Y相应的形式：相应的形式： *练习练习将将F与与Y对照可得对照可得 0, 13210DCDCDD4选1MUXYA0A1D1D0D3D2EFABC11两点说明两点说明用数据选择器实现组合逻辑函数的两点说明：用数据选择器实现组合逻辑函数的两点说明：1、数据选择器实现组合逻辑函数十分方便，但它仅对实、数据选择器实现组合逻辑函数十分方便，但它仅对实现单输出的逻辑

50、函数方便，而对于多输出函数，每个输出现单输出的逻辑函数方便，而对于多输出函数，每个输出函数就需至少一块数据选择器组件。函数就需至少一块数据选择器组件。2、在、在mn的情况下，选择哪些变量作为地址，哪些变量的情况下，选择哪些变量作为地址，哪些变量作为记图变量，可以是任意的，但不同的选择方案会有不作为记图变量，可以是任意的，但不同的选择方案会有不同的结果，要得到最佳方案，必须对原始卡诺图进行仔细同的结果，要得到最佳方案，必须对原始卡诺图进行仔细分析，以选择子函数最少或最简单的方案。分析，以选择子函数最少或最简单的方案。采用中规模器件设计组合电路总结采用中规模器件设计组合电路总结 因为每一种组合电路

51、的中规模器件都具有某因为每一种组合电路的中规模器件都具有某种确定的逻辑功能，都可以写出其输出和输入关种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。因此可以将要实现的逻辑系的逻辑函数表达式。因此可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规函数表达式进行变换，尽可能变换成与某些中规模器件的逻辑函数表达式模器件的逻辑函数表达式类似类似的形式。的形式。 在采用中规模器件设计时，由于大多数是专在采用中规模器件设计时，由于大多数是专用的功能器件，用这些功能器件实现组合逻辑函用的功能器件，用这些功能器件实现组合逻辑函数，基本采用数，基本采用逻辑函数对比逻辑函数对比的方法。的方

52、法。采用中规模器件设计组合电路总结采用中规模器件设计组合电路总结 如果需要实现的逻辑函数表达式与某些中规模器如果需要实现的逻辑函数表达式与某些中规模器件的逻辑函数表达式形式上件的逻辑函数表达式形式上完全一致完全一致，则使用这种器，则使用这种器件件最方便最方便。 如果需要实现的逻辑函数是某种中规模器件的逻如果需要实现的逻辑函数是某种中规模器件的逻辑函数表达式的一部分，例如辑函数表达式的一部分，例如变量数少变量数少，则只需对中，则只需对中规模器件的规模器件的多余输入多余输入端做适当的端做适当的处理处理（固定为（固定为1或固或固定为定为0），也可以很方便地实现需要的逻辑函数。），也可以很方便地实现需

53、要的逻辑函数。 如果需实现的逻辑函数的变量数比中规模集成器如果需实现的逻辑函数的变量数比中规模集成器件的输入件的输入变量多变量多，则可以通过，则可以通过扩展扩展和和降维降维的方法来实的方法来实现。现。采用中规模器件设计组合电路总结采用中规模器件设计组合电路总结 一般来讲，一般来讲， 使用使用数据选择器数据选择器实现实现单输出函数单输出函数方便，方便， 使用使用译码器译码器和附加逻辑门实现和附加逻辑门实现多输出函数多输出函数方便，方便， 对一些具有某些特点的逻辑函数，如逻辑函数为对一些具有某些特点的逻辑函数，如逻辑函数为输入信号输入信号相加相加，则采用，则采用全加器全加器实现较为方便。实现较为方

54、便。利用译码器实现组合逻辑函数，后面加一些小规模的门电路；利用译码器实现组合逻辑函数，后面加一些小规模的门电路；利用选择器实现组合逻辑函数，前面加一些小规模的门电路；利用选择器实现组合逻辑函数，前面加一些小规模的门电路；利用全加器实现组合逻辑函数，中间加一些小规模的门电路。利用全加器实现组合逻辑函数，中间加一些小规模的门电路。4. 4 组合电路中的竞争冒险组合电路中的竞争冒险4.1 组合逻辑电路的分析组合逻辑电路的分析4.2 组合逻辑电路的设计组合逻辑电路的设计4.3 常用组合模块的功能及应用常用组合模块的功能及应用4. 4 组合电路中的竞争冒险组合电路中的竞争冒险竞争冒险的概念的概念 信号经

55、不同的路径到达同一点的时间有先有后，这种现象叫“竞争现象”。 由于“竞争现象”产生错误的输出或结果，这种情况称“冒险”或者“竞争冒险”。竞争冒险竞争冒险的定义的定义产生竞争冒险的原因 理想情况理想情况下，组合逻辑电路的设计中，假设电路的连下，组合逻辑电路的设计中，假设电路的连线和集成门电路都线和集成门电路都没有延迟没有延迟，电路中的多个输入信号发生，电路中的多个输入信号发生变化时，都是变化时，都是同时瞬间同时瞬间完成。完成。 而而实际实际上，信号通过连线及集成门都有一定的上，信号通过连线及集成门都有一定的延迟时延迟时间间，输入信号变化也需要一个，输入信号变化也需要一个过渡时间过渡时间，多个输入

56、信号发，多个输入信号发生变化时，也可能有生变化时，也可能有先后快慢先后快慢的差异。的差异。 因此，在理想情况下设计的组合逻辑电路，受到上述因此，在理想情况下设计的组合逻辑电路，受到上述因素的影响后，可能在输入信号变化的瞬间，在输出端出因素的影响后，可能在输入信号变化的瞬间，在输出端出现一些不正确的现一些不正确的尖峰尖峰信号。这些尖峰信号（信号。这些尖峰信号（毛刺毛刺信号）的信号）的出现，称为出现，称为冒险现象。冒险现象。竞争冒险的分类 如果输入信号变化前、后如果输入信号变化前、后稳定输出相同稳定输出相同，而在转换瞬，而在转换瞬间有冒险，称为间有冒险，称为静态冒险静态冒险。 如果输入信号变化前、

57、后稳定输出为如果输入信号变化前、后稳定输出为1，而转换瞬间出现，而转换瞬间出现0的毛刺的毛刺（序列为（序列为101），这种静态冒险称为），这种静态冒险称为静态静态0冒险；冒险； 如果输入信号变化前、后稳定输出为如果输入信号变化前、后稳定输出为0，而转换瞬间出现，而转换瞬间出现1的毛刺的毛刺（序列为（序列为010），这种静态冒险称为），这种静态冒险称为静态静态1冒险。冒险。在组合电路中，在组合电路中，竞争冒险的分类 如果输入信号变化前、后稳定如果输入信号变化前、后稳定输出不同输出不同，则，则不会出现不会出现静态冒险。静态冒险。 动态冒险只有在动态冒险只有在多级电路多级电路中才会发生，在中才会发生

58、，在两级两级与或与或（或与）（或与）电路中是不会发生电路中是不会发生的。的。 但如果在得到最终稳定输出之前，输出发生了但如果在得到最终稳定输出之前，输出发生了三次变三次变化化，即中间经历了瞬态，即中间经历了瞬态01或或10（输出序列为（输出序列为1010或或0101），这种冒险称为），这种冒险称为动态冒险。动态冒险。在组合逻辑电路中，在组合逻辑电路中，竞争冒险的波形产生竞争冒险的原因：产生竞争冒险的原因：主要主要是门电路的延迟时间产生的。是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号01AAY12AAY0型冒险 1型冒险型冒险 例例4-1

59、2（P156）例例 分析图所示的组合电路，当输入信号分析图所示的组合电路，当输入信号abc由由000变化到变化到010及及abc由由000变化到变化到110时的输出波形。时的输出波形。cbbaF解：解：例例4-12当输入信号当输入信号abc由由000变化到变化到010时时F(0,0,0)=F(0,1,0)=1 考虑考虑到到b和和b变化有一个变化有一个过渡过渡时间，时间，与门与门1和与门和与门2传输也有一定的传输也有一定的延迟延迟，假设假设tpd2tpd1，则工作波形为：，则工作波形为：（/a=/c=1, Y1=/b, Y2=b ,F= Y1+ Y2 )例例4-12当输入信号当输入信号abc由由000变化到变化到110时时F(0,0,0)=F(1,1,0)=1 a、b两输入信号的变化不可能会两输入信号的变化不可能会同时发生，会出现先后的差异，可能同时发生，会出现先后的差异，可能a的变化先于的变化先于b，也可能，也可能b的变化先于的变化先于a。假设假设b的变化滞后于的变化滞后于a信号信号td时间，如时间，如果忽略门的延迟，则工作波形为果忽