chap5 存储器系统

1、微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计1第第5 5章章 存储器系统存储器系统8学时学时微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计2第第5 5章章 存储器系统存储器系统5.1 存储器件的分类存储器件的分类（掌握）（掌握） 按存储介质分类按存储介质分类按读写策略分类按读写策略分类5.2 半导体存储芯片的基本结构与性能指标半导体存储芯片的基本结构与性能指标（掌握）（掌握） 随机存取存储器随机存取存储器只读存储器只读存储器存储器芯片的性能指标存储器芯片的性能指标5.3 存储系统的层次结构存储系统的层次结构（掌握）（掌握） 存储系统的分层管理存储系统的分层

2、管理虚拟存储器与地址映射虚拟存储器与地址映射现代计算机的多层次存储体系现代计算机的多层次存储体系5.4 主存储器设计技术主存储器设计技术（掌握）（掌握） 存储芯片选型存储芯片选型存储芯片的组织形式存储芯片的组织形式地址译码技术地址译码技术存储器接口设存储器接口设计计 微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.1 5.1 存储器分类存储器分类n1.1.内存储器和外存储器来分类内存储器和外存储器来分类u内存储器内存储器 半导体存储器半导体存储器u外存储器外存储器 磁存储器和光存储器磁存储器和光存储器 n2.2.按存储载体材料分类按存储载体材料分类u半导体材料半导体材料 半

3、导体存储器：半导体存储器：TTLTTL型、型、MOSMOS型型、ECLECL型、型、I I2 2L L型等型等u磁性材料磁性材料 磁带存储器、软磁盘存储器和硬磁带存储器、软磁盘存储器和硬磁盘存储器等磁盘存储器等u光介质材料光介质材料 CD-ROM CD-ROM、DVDDVD等等3微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计存储器分类存储器分类n3.3.按存储器的读写功能分类按存储器的读写功能分类 u读写存储器读写存储器RAM RAM 、只读存储器、只读存储器ROMROMn4.4.按数据存储单元的寻址方式分类按数据存储单元的寻址方式分类u随机存取存储器随机存取存储器RAM R

4、AM 、顺序存取存储器顺序存取存储器SAM SAM 、直接存直接存取存储器取存储器DAM DAM n5.5.按半导体器件原理分类按半导体器件原理分类u晶体管逻辑存储器晶体管逻辑存储器TTL TTL 、发射极耦合存储器发射极耦合存储器ECL ECL 、单单极性器件存储器极性器件存储器MOSMOSn6.6.按存储原理分类按存储原理分类 u随机存取存储器随机存取存储器RAM RAM 、仅读存储器、仅读存储器ROMROMn7.7.按数据传送方式分类按数据传送方式分类 u并行存储器并行存储器PMPM、串行存储器、串行存储器SMSM4微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.1.

5、1 存储器分类存储器分类双极型：双极型： MOS型型掩膜掩膜ROM 一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM 电可擦除电可擦除E2PROM 快闪存储器快闪存储器FLASH易失性易失性 存储器存储器非易失非易失性存储性存储器器静态静态SRAM 动态动态DRAM存取速度快，但集成度低，一般用存取速度快，但集成度低，一般用于大型计算机或高速微机的于大型计算机或高速微机的Cache；速度较快，集成度较低，速度较快，集成度较低，一般用于对速度要求高、一般用于对速度要求高、而容量不大的场合（而容量不大的场合（Cache）集成度较高但存取速度集成度较高但存取速度较低，一般用于需较大

6、较低，一般用于需较大容量的场合（主存）。容量的场合（主存）。半导体半导体存储器存储器磁介质存储器磁介质存储器 磁带磁带、软磁盘、硬磁盘（软磁盘、硬磁盘（ DA、RAID）光介质存储器光介质存储器 只读型、一次写入型、多次写入型只读型、一次写入型、多次写入型 5按存储器介质按存储器介质微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.1.2 按按不同的读写策略不同的读写策略分类分类n数据访问方式数据访问方式u并行存储器并行存储器 (Parallel Memory)u串行存储器串行存储器 (Serial Memory)n数据存取顺序数据存取顺序 u随机存取随机存取（直接存取）（直

7、接存取）可按地址随机访问；可按地址随机访问；访问时间与地址无关；访问时间与地址无关；u顺序存取顺序存取 (先进先出先进先出)FIFO、队列、队列(queue) u堆栈存储堆栈存储先进后出先进后出(FILO)/后进先出后进先出(LIFO)；向下生成和向上生成；向下生成和向上生成； 实栈顶实栈顶SS、堆栈指针、堆栈指针SP；6微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计堆栈的生成方式堆栈的生成方式7微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计堆栈建立与操作示例堆栈建立与操作示例堆栈堆栈段起段起始地始地址址栈底栈底及及初始初始栈顶栈顶（a）向下生成堆栈）向下生

8、成堆栈的建立及初始化的建立及初始化（b） 入栈操作入栈操作（实栈顶）（实栈顶）（c） 出栈操作出栈操作（实栈顶）（实栈顶） 地址地址 存储单元存储单元10200H10202H10204H10206H10208H1020AH1020CH10230H 00 11 SS 10 20 SP初值初值 00 30栈顶栈顶PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H1022CH1022EH10230H 00 11 SS 10 20 SP 00 30栈栈底底堆栈堆栈段起段起始地始地址址12 341A B1 00 2E 00 2CPOP AXP

9、OP BX10200H10202H10204H10206H10208H1022CH 1A B11022EH 12 3410230H 00 11 SS 10 20 SP 00 2C( (栈底栈底) )堆栈堆栈段起段起始地始地址址00 2E 00 30 1A B1 12 348/428微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.2 5.2 半导体存储器结构半导体存储器结构n地址译码器：接收来自地址译码器：接收来自CPUCPU的的n n位地址，经译码后产生位地址，经译码后产生2 2n n个地址选择信个地址选择信号，实现对片内存储单元的选址号，实现对片内存储单元的选址n控制逻辑

10、电路：接收片选信号控制逻辑电路：接收片选信号CSCS及来自及来自CPUCPU的读的读/ /写控制信号，形成芯写控制信号，形成芯片内部控制信号，控制数据的读出和写入。片内部控制信号，控制数据的读出和写入。n数据缓冲器：寄存来自数据缓冲器：寄存来自CPUCPU的写入数据或从存储体内读出的数据。的写入数据或从存储体内读出的数据。n存储体：存储体是存储芯片的主体，由基本存储元按照一定的排列规存储体：存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成律构成9地地址址译译码码器器存储存储矩阵矩阵数数据据缓缓冲冲器器012n-101m控制控制逻辑逻辑CSR/Wn位位地址地址m位位数据数据微处理器系统

11、结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计读读 写写 控控 制制 逻逻 辑辑R/WCE数数据据缓缓冲冲 器器（三（三 态态 双双 向）向）d0d1dN-1D0D1DN-15.2.1 RAM芯片的组成与结构（一）芯片的组成与结构（一）n该该RAM芯片外部共有地址线芯片外部共有地址线 L 根，数据线根，数据线 N 根；根；n该类芯片内部采用该类芯片内部采用单译码（字译码）单译码（字译码）方式，基本存储单元排列成方式，基本存储单元排列成M*N的长方矩阵，且有的长方矩阵，且有M=2L的关系成立；的关系成立；字线字线0字线字线M-10,00,N-1M-1,0M-1,N-1地地址址译译码码器器a

12、0a1aM-1A0A1AL-1地地址址寄寄存存器器D0DN-1位位线线0位位线线N-1存储芯片容量标为存储芯片容量标为“M*N”（bit）D0DN-1地址线地址线数据线数据线控制线控制线10微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计RAM芯片的组成与结构（二）芯片的组成与结构（二）n该该RAM芯片外部共有地址线芯片外部共有地址线 2n 根，数据线根，数据线 1 根；根；n该类芯片内部一般采用该类芯片内部一般采用双译码（复合译码、重合选择）双译码（复合译码、重合选择）方式，基本存储方式，基本存储单元排列成单元排列成N*N 的正方矩阵，且有的正方矩阵，且有M =22n =N2

13、 的关系成立；的关系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 译译 码码 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址译译码码器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD数数据据缓缓冲冲 器器（三（三 态态 双双 向）向）D0读写控制读写控制存储芯片容量标为存储芯片容量标为“M*1”（bit）数据线数据线控制线控制线地址线地址线11微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计静态静态RAM的六管基本存储单元的六管基本存储单元集成度低，但速度快，价格集成度低，但速度快，价格高，常

14、用做高，常用做Cache。 T1和和T2组成一个双稳态组成一个双稳态触发器，用于保存数据。触发器，用于保存数据。T3和和T4为负载管。为负载管。 如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T6 行选择线有效（高电行选择线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O 列选择线有效（高电列选择线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。1

15、2微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计动态动态RAM的单管基本存储单元的单管基本存储单元集成度高，但速度较慢，集成度高，但速度较慢，价格低，一般用作主存。价格低，一般用作主存。行选择线行选择线T1B存存储储电电容容CA列选列选择线择线T2I/O电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，

16、必须定时进行刷新；动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器13微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计静态静态RAM芯片的引脚特性芯片的引脚特性 6264 VCC WE CE2 A8 A9 A11 OE A10 CE1 I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A

17、1 A0 I/O0 I/O1 I/O2 GND A0A12 I/O0I/O12 CE1 CE2 WE OE 地址线 双向数据线 片选线1 片选线2 写允许线 读允许线 从三总线的角度看：从三总线的角度看：1. 地址线数目地址线数目A、数据、数据线数目线数目D与芯片容量与芯片容量（MN）直接相关：）直接相关：2A=MD=N2. 控制信号应包括：控制信号应包括：片选信号和读片选信号和读/写信号写信号所以，所以，6264容量：容量： 21388K8可见可见6264为为RAM芯片芯片714/4214微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计 产品出厂时存的全是产品出厂时存的全是1

18、 1，用，用户可一次性写入，即把某些户可一次性写入，即把某些1 1改为改为0 0。但只能。但只能一次编程一次编程。 存储单元多采用存储单元多采用熔丝熔丝低低熔点金属或多晶硅。写入时熔点金属或多晶硅。写入时设法在熔丝上通入较大的电设法在熔丝上通入较大的电流将熔丝烧断。流将熔丝烧断。编程时编程时VCC和和字线电压提高字线电压提高5.2.2 可编程只读存储器可编程只读存储器PROM15微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计紫外线可擦除紫外线可擦除ROM (UVEPROM) 擦除：用紫外线或擦除：用紫外线或X X射线射线擦除。需擦除。需20302030分钟。分钟。 缺点：需要

19、两个缺点：需要两个MOSMOS管；管；编程电压偏高；编程电压偏高；P P沟道管的沟道管的开关速度低。开关速度低。 浮栅上电荷可长期保存浮栅上电荷可长期保存在在125125环境温度下，环境温度下，70%70%的电荷能保存的电荷能保存1010年以上。年以上。16微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计写入（写写入（写0 0）擦除（写擦除（写1 1）读出读出 特点：擦除和写入均利用隧道效应。特点：擦除和写入均利用隧道效应。 浮栅与漏区间的氧化物层极薄（浮栅与漏区间的氧化物层极薄（2020纳米以下），纳米以下），称为隧道区。当隧道区电场大于称为隧道区。当隧道区电场大于107V/

20、cm107V/cm时隧道时隧道区双向导通。区双向导通。电可擦除的电可擦除的ROM(EEPROM)17微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计2727系列系列EPROMEPROM芯片管脚排列芯片管脚排列nA0A15为地址线nO0O7为数据线uVPP是编程电压输入端，编程时一般接是编程电压输入端，编程时一般接12.5V左右的编程电压。正常读出时，左右的编程电压。正常读出时，VPP接工作电源接工作电源u 是输出允许是输出允许,通常连接内存读信号通常连接内存读信号OEu 为片选信号和编程脉冲为片选信号和编程脉冲输入端的复用管脚，在读出操作时是片输入端的复用管脚，在读出操作时是片

21、选信号，在编程时是编程脉冲输入端。选信号，在编程时是编程脉冲输入端。编程时，应在该管脚上加一个编程时，应在该管脚上加一个50ms50ms左右左右的的TTLTTL负脉冲负脉冲PGM/CE18微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计UV-EPROMUV-EPROM操作真值表操作真值表VPP 功能HXX等待（未选中）XHX输出禁止LLX读出数据LHVPP 编程写入XHVPP 编程验证HHVPP 编程禁止PGM/CEOE19微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计快闪存储器快闪存储器(Flash Memory) （1 1）写入利用雪崩注入法。）写入利用雪

22、崩注入法。源极接地；漏极接源极接地；漏极接6V6V；控制；控制栅栅12V12V脉冲，宽脉冲，宽10 10 s s。 （2 2）擦除用隧道效应。）擦除用隧道效应。控制栅接地；源极接控制栅接地；源极接12V12V脉脉冲，宽为冲，宽为100ms100ms。因为片内。因为片内所有叠栅管的源极都连在所有叠栅管的源极都连在一起，所以一个脉冲就可一起，所以一个脉冲就可擦除全部单元。擦除全部单元。 （3 3）读出：源极接地，字线为）读出：源极接地，字线为5V5V逻辑高电平。逻辑高电平。20微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计FLASH存储器n原理上原理上：FLASH属于属于ROM型

23、，但可随时改写信息型，但可随时改写信息n功能上功能上：FLASH相当于相当于RAMn特点：特点：可按字节、区块（可按字节、区块（Sector）或页面（）或页面（Page）进行擦除）进行擦除和编程操作和编程操作快速页面写入：先将页数据写入页缓存，再在内部逻辑快速页面写入：先将页数据写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面的控制下，将整页数据写入相应页面由内部逻辑控制写入操作，提供编程结束状态由内部逻辑控制写入操作，提供编程结束状态具有在线系统编程能力具有在线系统编程能力具有软件和硬件保护能力具有软件和硬件保护能力内部设有命令寄存器和状态寄存器内部设有命令寄存器和状态寄存器内部可以

24、自行产生编程电压（内部可以自行产生编程电压（VPP），所以只用），所以只用VCC供电供电21微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计28F25628F256芯片引脚功能芯片引脚功能: :A0A16：地址输入线，片内有地址：地址输入线，片内有地址锁存器，在写入周期时，地址被锁存锁存器，在写入周期时，地址被锁存DQ0DQ7：数据输入：数据输入/输出线输出线 ：片选，低电平有效：片选，低电平有效CE ：输出允许输入线，低电平有效：输出允许输入线，低电平有效OE VCC：工作电源：工作电源 VPP：擦除：擦除/编程电源，当其为高压编程电源，当其为高压12.0V时，才时，才能向指

25、令寄存器中写入数据。当能向指令寄存器中写入数据。当VPP 物理地址物理地址MMU地址映射表地址映射表程序空间、逻程序空间、逻辑地址空间辑地址空间实存空间、硬件实存空间、硬件地址空间地址空间分页分页映射映射29微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计分页技术：分页技术： 页的大小固定；页的大小固定； 虚拟地址到物理地址；虚拟地址到物理地址； 分段技术：分段技术： 段的大小可变；段的大小可变； 逻辑地址到物理地址；逻辑地址到物理地址；30微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.3.3现代计算机的四级存储结构现代计算机的四级存储结构CPU内部高速内

26、部高速电子线路电子线路(如如触发器触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM。一般为半导体存储器，也称为短期存一般为半导体存储器，也称为短期存储器；解决读写储器；解决读写速度速度问题；问题；包括磁盘（中期存储包括磁盘（中期存储器）、磁带、光盘器）、磁带、光盘（长期存储）等；（长期存储）等； 解决存储解决存储容量容量问题；问题；其中：其中：cache-主存结构解决主存结构解决高速度与低成本高速度与低成本的矛盾；的矛盾； 主存主存-辅存结构利用虚拟存储器解决辅存结构利用虚拟存储器解决大容量与低成本大容量与低成本的矛盾；的矛

27、盾；31寄存器寄存器 Cache 主存主存 辅存辅存微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计现代计算机中的多级存储器体系结构现代计算机中的多级存储器体系结构32微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计33微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计n寄存器组寄存器组u特点：读写速度快但数量较少；其数量、长度以及使用方特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。法会影响指令集的设计。u组成：一组彼此独立的组成：一组彼此独立的Reg，或小规模半导体存储器。，或小规模半导体存储器。uRISC：设置较多：设

28、置较多Reg，并依靠编译器来使其使用最大化。，并依靠编译器来使其使用最大化。nCache高速小容量高速小容量(几十千到几兆字节几十千到几兆字节)；借助硬件管理对程序员透明；借助硬件管理对程序员透明；命中率与失效率命中率与失效率；34存储器分层结构存储器分层结构微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计cache的功效的功效设设cache 的存取时间为的存取时间为tc，命中率为，命中率为h，主存的存取时，主存的存取时间为间为tm，则平均存取时间，则平均存取时间：ta = tc h + tm(1-h)。【例【例5.1】 某微机存储器系统由一级某微机存储器系统由一级cache

29、和主存组成和主存组成。已知主存的存取时间为。已知主存的存取时间为80 ns，cache 的存取时间的存取时间为为6 ns，cache的命中率为的命中率为85%，试求该存储系统的，试求该存储系统的平均存取时间。平均存取时间。ta =6 ns85%+80 ns(1-85%)=5.1+12=17.1 nscache的命中率与的命中率与cache 的大小、替换算法、程序特性的大小、替换算法、程序特性等因素有关。等因素有关。cache未命中时未命中时CPU还需要访问主存，这时反而延长了还需要访问主存，这时反而延长了存取时间。存取时间。 35微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计

30、存储器分层结构存储器分层结构n主（内）存主（内）存u编址方式：字节编址编址方式：字节编址u信息存放方式：大信息存放方式：大/小端系统小端系统、对齐方式对齐方式n辅（外）存辅（外）存u信息以文件信息以文件(file)的形式存放，按块为单位的形式存放，按块为单位进行存取。进行存取。u虚拟存储技术虚拟存储技术36微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计Little endian37微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计不同宽度数据的存储方式不同宽度数据的存储方式按整数边界按整数边界对齐对齐存储存储可可以保证以保证访存指令的速度访存指令的速度按按任意任

31、意边界边界对齐对齐存储存储可可以保证存储空间以保证存储空间的的利用利用38微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计Cache技术和虚拟存储器技术技术和虚拟存储器技术相同点：相同点：n 以存储器访问的以存储器访问的局部性局部性为基础；为基础；n 采用的调度策略类似；采用的调度策略类似；n 对用户都是透明的；对用户都是透明的；不同点：不同点：n划分的信息块的长度不同；划分的信息块的长度不同； nCache技术由硬件实现，而虚拟存储器技术由硬件实现，而虚拟存储器由由OS的存储管理软件辅助硬件的存储管理软件辅助硬件实现；实现；39/42CacheCache块：块：8 86464

32、字节字节虚拟存储器块：虚拟存储器块：512512几十几十K K个字节个字节39微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.4 5.4 主存储器设计技术主存储器设计技术n 确定类型确定类型 根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用SRAM还是还是DRAM，是否需要，是否需要E2PROM、FLASH等等；等等；n 确定具体型号及数量确定具体型号及数量根据容量、价格、速度、功耗等要求确定芯片的具体型号和根据容量、价格、速度、功耗等要求确定芯片的具体型号和数量数量405.4.1 存储芯片选型存储芯片选型 思

33、考：若要求扩展思考：若要求扩展64K容量的内存，以下几种选择哪种最优？容量的内存，以下几种选择哪种最优？ 64K*1的芯片数量的芯片数量N(64K*8)/(64K*1) 1*8片片; 8K*8的芯片数量的芯片数量N (64K*8)/(8K*8) 8*1片；片； 16K*4的芯片数量的芯片数量N (64K*8)/(16K*4) 4*2片；片； 显然，芯片的显然，芯片的种类和数量种类和数量应越少越好；在芯片数量相同应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。的情况下应考虑总线的负载能力和系统连接的复杂性。从总线负载和系统连接来看，第一种选择较好。从总线负载和系统连接来

34、看，第一种选择较好。微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.4.2 内（主）存储器的基本结构内（主）存储器的基本结构存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 位扩展位扩展：因每个字的位数不够而扩展数据输出线的数目；：因每个字的位数不够而扩展数据输出线的数目； 字扩展字扩展：因总的字数不够而扩展地址输入线的数目，所以也称因总的字数不够而扩展地址输入线的数目，所以也称为

35、地址扩展；为地址扩展；并行存储器、多端口并行存储器、多端口存储器、相联存储器等存储器、相联存储器等41微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计存储芯片的位扩展存储芯片的位扩展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效为等效为64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器 进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块的地址线和控制

36、线，而各芯片的形成整个模块的地址线和控制线，而各芯片的数据线并列（位数据线并列（位线扩展）线扩展）形成整个模块的数据线（形成整个模块的数据线（8bit宽度）。宽度）。 42/4242微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计存储芯片的字扩展存储芯片的字扩展用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器64K*8A0 A15D0 D7R/WCS等效为等效为A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0Y1Y

37、7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数地址线、控制线和数据线互连据线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线片的选择线 片选线片选线 。 43微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计存储芯片的字、位同时扩展存储芯片的字、位同时扩展用用16K4bit的芯片扩展实现的芯片扩展实现64KB存储器存储器16K*416K*4A0 A13R/WD0 D3

38、D4 D724译码器译码器A15A14CS64K*8A0 A15D0 D7R/WCS等效为等效为16K*416K*416K*416K*416K*416K*4 首先对首先对芯片芯片分组进分组进行位扩展行位扩展，以实现按字以实现按字节编址；节编址； 其次设其次设计个芯片组计个芯片组的的片选进行片选进行字扩展字扩展，以，以满足容量要满足容量要求；求；44微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计并行存储器并行存储器45微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计4体交叉存储器体交叉存储器片选及字选译片选及字选译码有什么特点？码有什么特点？46微处理器系统结构

39、与嵌入式系统设计微处理器系统结构与嵌入式系统设计在在下下图所示的低位多体交叉存储器中，图所示的低位多体交叉存储器中，若若处理器要访问的处理器要访问的字地址为以下十进制数值，试问该存储器比单体存储器的平字地址为以下十进制数值，试问该存储器比单体存储器的平均访问速率提高多少均访问速率提高多少 (忽略初启时的延时忽略初启时的延时) ？(a)1，2，3，4，100 (b)2，4，6，8，200 (c)3，6，9，12，300 47 （a）4个存储体访问可以交个存储体访问可以交叉进行，访问速率可达到单体叉进行，访问速率可达到单体存储器的存储器的4 倍。倍。 （b）2个存储体访问可以交个存储体访问可以交叉

40、进行，访问速率可达到单体叉进行，访问速率可达到单体存储器的存储器的2倍。倍。微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计双端口存储器双端口存储器48微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计相联（联想）存储器相联（联想）存储器49微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计5.4.3 两级物理地址译码方案读读/ /写控制信号、数据写控制信号、数据宽度指示信号、传送宽度指示信号、传送方式指示信号，等方式指示信号，等50微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计 假设某系统地址总线宽度为假设某系统地址总线宽度为20

41、 bit，现需要将，现需要将0C0000H 0CFFFFH地址范围划分为地址范围划分为8个同样大小的地址空间，提供给个同样大小的地址空间，提供给总线上的总线上的8个模块，试设计相应的译码电路。个模块，试设计相应的译码电路。 模块模块A19 A16A15A14A13A12A0地址空间地址空间( (范围范围) )1100000111111111111100000000000000C1FFFH0C0000H1100001111111111111100000000000000C3FFFH0C2000H1100010111111111111100000000000000C5FFFH0C4000H1100

42、011111111111111100000000000000C7FFFH0C6000H1100100111111111111100000000000000C9FFFH0C8000H1100101111111111111100000000000000CBFFFH0CA000H1100110111111111111100000000000000CDFFFH0CC000H1100111111111111111100000000000000CFFFFH0CE000H51微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计全译码电路的实现全译码电路的实现52微处理器系统结构与嵌入式系统设计微

43、处理器系统结构与嵌入式系统设计部分译码方式部分译码方式 最高段地址不最高段地址不参与译码，将会参与译码，将会因此存在因此存在地址重地址重叠叠，且模块，且模块地址地址不连续不连续。 53/4253微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计线线译译码码方方式式 需较多选择线，需较多选择线，且同样存在且同样存在地址地址重叠重叠，且模块，且模块地地址不连续址不连续。 微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计74LS1383-8译码器译码器2 1 8HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOW&端口译码电路端口译码电路练习练习: :分析图中分析图中74LS13874LS138各输出端的译码各输出端的译码地址范围。地址范围。55微处理器系统结构与嵌入式系统设计微处理器系统结构与嵌入式系统设计三种译码方式的比较三种译码方式的比较n全译码全译码 系统所有地址线全部都应该参与译码：系统所有地址线全部都应该参与译码：u低段低段地址线应直接接在模块上，地址线应直接接在模块上，寻址模块内单元寻址模块内单元；u中段中