数字电子技术基础试题

1、一、填空题：（每空3分，共15分）1逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式 ）和（卡诺图）。2将2004个“1”异或起来得到的结果是（ 0 ）。3由555定时器构成的三种电路中，（ 施密特触发器 ）和（单稳态触发器）是脉冲的整形电路。4TTL器件输入脚悬空相当于输入（高）电平。5基本逻辑运算有: （ 与）、（或 ）和（非 ）运算。6采用四位比较器对两个四位数比较时，先比较（ 最高 ）位。7触发器按动作特点可分为基本型、（ 同步型 ）、（ 主从型 ）和边沿型；8如果要把一宽脉冲变换为窄脉冲应采用 （积分型单稳态 ） 触发器9目前我们所学的双极型集成电路和单极型集成

2、电路的典型电路分别是（ TTL ）电路和（CMOS ）电路。10施密特触发器有（ 两个 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。11数字系统按组成方式可分为 功能扩展电路 、 功能综合电路 两种；12两二进制数相加时，不考虑低位的进位信号是 （ 半 ） 加器。13不仅考虑两个_本位_相加，而且还考虑来自_低位进位_相加的运算电路，称为全加器。14时序逻辑电路的输出不仅和_该时刻输入变量的取值_有关，而且还与_该时刻电路所处的状态_有关。15计数器按CP脉冲的输入方式可分为_同步计数器_和_异步计数器_。16触发器根据逻辑功能的不同，可分为_RS触发器_、_T触发器_、_JK触发器_、

3、_T触发器_、_D触发器_等。17根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零_、_预置数法_、_进位输出置最小数法_等方法可以实现任意进制的技术器。184. 一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路。20 把JK触发器改成T触发器的方法是 J=K=T 。21N个触发器组成的计数器最多可以组成 2的n次方 进制的计数器。22基本RS触发器的约束条件是 RS=0 。23对于JK触发器，若，则可完成 T 触发器的逻辑功能；若，则可完成 D 触发器的逻辑功能。四画图题：（5分）1试画出下列触

4、发器的输出波形 (设触发器的初态为0)。 (12分) 1. 2.3.2已知输入信号X，Y，Z的波形如图3所示，试画出的波形。图3 波形图五分析题（30分）1、分析如图所示组合逻辑电路的功能。2试分析如图3所示的组合逻辑电路。 (15分)1）. 写出输出逻辑表达式；2）. 化为最简与或式；3). 列出真值表；4). 说明逻辑功能。3. 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（）图4474161组成的电路如题37图所示，分析电路，并回答以下问题 （1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。（74161的功能见表）六设

5、计题：（30分）1要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）。2. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分)七（10分）试说明如图 5所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。 （10分） 图5三化简题： ：1、利用摩根定律证明公式=+=BABABABA反演律（摩根定律）：2、画出卡诺图化简得 四画图题：2五分析题20分）11、写出表达式2、画出真值表3、当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是

6、一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。2 （1）逻辑表达式（2）最简与或式：（3） 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 111（4）逻辑功能为：全加器。3. ）据逻辑图写出电路的驱动方程： ） 求出状态方程： ） 写出输出方程：C） 列出状态转换表或状态转换图或时序图：5) 从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过16个时钟脉冲作用后输出端C输出一个脉冲，所以，这是一个十六进制记数器，C端的输出就是进位。 CP Q3 Q2 Q1 Q0 等效十进

7、制数 C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0解：（1）状态转换表：Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000状态转换图：000000010010001101000101011001111000100110101011Q3Q2Q1Q0（2）功能：11进制计数器。从0000开始计数

8、，当Q3Q2Q1Q0 为1011时，通过与非门异步清零，完成一个计数周期。六设计题：1、画出真值表2写出表达式 3画出逻辑图2.解：根据题意，得状态转换图如下：所以：能自启动。因为：七, , ，波形如图 所示 复习题 填空题4已知Intel2114是1K* 4位的RAM集成电路芯片，它有地址线 条，数据线 条。 5逻辑函数的两种标准形式分别为 、 。6由555定时器构成的三种电路中， 和 是脉冲的整形电路。7. RAM的扩展可分为 、 扩展两种；9. 有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD码时，它相当于十进制数 。10. 已知某函数，该函数的反函数

9、= 11. 一个10位地址码、8位输出的ROM，其存储容量为 。12 .能够实现“线与”的TTL门电路叫 ，能够实现“线与”的CMOS门电路叫 。14、半导体存储器的结构主要包含三个部分，分别是 、 、 。15、组合逻辑电路产生竞争冒险的内因是 逻辑器件的传输延时 。16、n个变量的逻辑函数其全体最小项的个数为 。最小项的性质有三条，其中任意两个最小项之积为 ，全体最小项之和 。17维持阻塞D触发器在CP脉冲的 输入有效；同步RS触发器在CP脉冲的 输入有效；主从JK触发器如果在CP为高电平期间J、K不变，那么这种触发器在CP脉冲的 输入有效；主从JK触发器如果在CP为高电平期间J、K变化，这

10、种触发器存在 问题。18计数器按电路中各触发器翻转的次序分为 和 计数器；按计数过程中计数器数字的增减分为 和 计数器。20、三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 二、选择题1电路如图所示，其中74LS161为异步清零同步预置四位二进制加法计数器，则电路实现的是：（ ）(1) 十一进制加法计数器。(2) 十进制加法计数器。(3) 十六进制加法计数器。(4)十二进制加法计数器。2、 逻辑函数为Y(A,B,C) = ABC。使Y为1的变量取值组合ABC为 （ ）(1) ABC =111，ABC =100，ABC =110，ABC =011(2) ABC =111，ABC

11、 =110，ABC =001，ABC =101(3) ABC =000，ABC =010，ABC =100，ABC =101(4) ABC =111，ABC =110，ABC =011，ABC =001324译码器电路如下图，则输出表达式为： ( )（1）Y3=，Y2=B，Y1=A，Y0=BA（2）Y3=BA，Y2=A，Y1=B，Y0=（3）Y3=BA，Y2=B，Y1=A，Y0=（4）Y3=B，Y2=A，Y1=，Y0=BA 4数据选择器的逻辑电路如图，在选通端S为高电平的情况下，当选择A1A0=10时，输出端Z为： ( ) （1） Z=D0， （2） Z=D1 （3） Z=D2， （4） Z=

12、D35施密特触发器的符号如下图（a）所示，它的电压传输特性为：（ ）6已知TTL与非门的参数如下：,求其高电平噪声容限（ ）（A）0.5V , （B）0.4V, （C）1.2V , （D）2.0V三、按要求做题 2、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。(设触发器的初态为0,画6个完整的CP脉冲的波形) 3、图1、2中电路由TTL门电路构成，图3由CMOS门电路构成，试分别写出F1、F2、F3的表达式。5、分析所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。7、指出图中各TTL门电路的输出是什么状态（高电平、低电平、高阻）？9、用公式法将下列函数化为最简

13、与或表达式。 Y=AC+ABC+ACD+CD Y= A(CD)+BCD+ACD+ABCD 10、用卡诺图化简法将函数化为最简与或表达式。（1）Y=BC D+AB+AC D+ABC（2）Y（A，B，C，D）=(m3,m5,m6,m7,m10) 给定约束条件为m0+m1+m2+m4+m8=0 11、分析所示组合逻辑电路的功能（表达式、真值表及功能说明）13由同步十进制加法计数器74LS160构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示：1） 画出74LS160的状态转换图；2） 画出整个数字系统的时序图； 3） 如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图（要求采用置数法）；4） 试用一片译码器74LS138辅助与非门实现该组合逻辑电路功能。14、电路如图所示，其中RA=RB=10k,C=0.1f，试问：1）在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2）分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3） 设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？ 15、集成4位二进制加法计数器74161的连接