半导体存储器与可编程逻辑器件_第1页
半导体存储器与可编程逻辑器件_第2页
半导体存储器与可编程逻辑器件_第3页
半导体存储器与可编程逻辑器件_第4页
半导体存储器与可编程逻辑器件_第5页
已阅读5页,还剩49页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第第10章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件学习要点:学习要点:熟悉常用ROM的内部结构和使用方法熟悉常用RAM的内部结构和使用方法掌握存储器容量的扩展方法(字、位)了解可编程逻辑器件:PLD、PAL、GALhttp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http

2、:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 半导体存储器是一种能存储大量二值信息(或称为二半导体存储器是一种能存储大量二值信息(或称为二值的数据)的半导体器件。值的数据)的半导体器件。 在电子计算机以及其他的一些数字系统的工作过程中,在电子计算机以及其他的一些数字系统的工作过程中,都需要对大量的数据进行存储。因此,存储器也就成了这都需要对大量的数据进行存储。因此,存储器也就成了这些数字系统不可缺少的组成部分。些数字系统不可缺少的组成部分。 半导体存储器的种类很多,首

3、先从存、取功能上可以半导体存储器的种类很多,首先从存、取功能上可以分为分为只读存储器只读存储器(Read-only Memory,简称,简称ROM)和)和随机随机存储器存储器(Random Access Memory,简称,简称RAM)两大类。)两大类。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ h

4、ttp:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ htt

5、p:// http:/ http:/ http:/ http:/ http:/ http:/ ROM的结构的结构主要由地址译码主要由地址译码器、存储体及读器、存储体及读出电路等三部分出电路等三部分组成。组成。 地址译码器地址译码器的作用是将输入的地址译码成相应的控制的作用是将输入的地址译码成相应的控制信息,利用这个控制信号从存储矩阵中把指定的单元选出,信息,利用这个控制信号从存储矩阵中把指定的单元选出,并把其中的数据送到读出电路。并把其中的数据送到读出电路。 存储矩阵中字线和位线交叉处能存储一位二进制信息的电存储矩阵中字线和位线交叉处能存储一位二进制信息的电路叫做一个

6、路叫做一个存储元存储元。而一个字线所对应的。而一个字线所对应的m个存储元的总体叫个存储元的总体叫作一个存储单元。作一个存储单元。ROM中的存储元不用触发器而用一个半导体中的存储元不用触发器而用一个半导体二极管或三极管,但更多的是由二极管或三极管,但更多的是由MOS场效应管组成。这种存储场效应管组成。这种存储元虽然写入不方便,但电路结构简单,有利于提高集成度。元虽然写入不方便,但电路结构简单,有利于提高集成度。 读出电路读出电路的作用有两个:一是提高存储器的带负载能力;的作用有两个:一是提高存储器的带负载能力;二是实现对输出状态的三态控制,以便于系统的总线联结。二是实现对输出状态的三态控制,以便

7、于系统的总线联结。 通常用位(通常用位(bit)和字节()和字节(Byte)作为存储器的存储单位。)作为存储器的存储单位。 位用来表示一个二进制信息的位用来表示一个二进制信息的0和和1,是最小的存储单,是最小的存储单位。在微型计算机中信息大多是以字节形式存放的。一个位。在微型计算机中信息大多是以字节形式存放的。一个字节由字节由8个信息位组成,字是计算机进行数据处理时,一次个信息位组成,字是计算机进行数据处理时,一次存取、加工和传递的一组二进制位,它的长度是字长。字存取、加工和传递的一组二进制位,它的长度是字长。字长是衡量计算机性能的一个重要指标长是衡量计算机性能的一个重要指标 2掩模只读存储器

8、掩模只读存储器 掩模只读存储器中的信息是在制造时存入的,存储掩模只读存储器中的信息是在制造时存入的,存储的数据是由制作过程中使用的掩模板决定的,产品出厂的数据是由制作过程中使用的掩模板决定的,产品出厂后用户无法作任何的改动。后用户无法作任何的改动。 掩模只读存储器适用于需要大批量生产而使用中又掩模只读存储器适用于需要大批量生产而使用中又不需要改动存储的信息的场合。不需要改动存储的信息的场合。3可改写型可改写型ROM(EPROM) EPROM器件是一种可擦除、可重新编程的只读存器件是一种可擦除、可重新编程的只读存储器,因而在需要经常修改储器,因而在需要经常修改ROM中内容的场合,它便成中内容的场

9、合,它便成为一种比较理想的器件为一种比较理想的器件 往往EPROM写入信息时,要用专门的设备,在相关引写入信息时,要用专门的设备,在相关引脚加的编程电压,然后信息从编程脉冲引脚写入脚加的编程电压,然后信息从编程脉冲引脚写入EPROM内部。内部。 对已写入信息的对已写入信息的EPROM,如须改写,可用专用的紫外,如须改写,可用专用的紫外线灯照射除去胶带的石英盖板,经线灯照射除去胶带的石英盖板,经1020min则芯片中写入则芯片中写入的内容全部消失,又可以重新写入需要的信息。的内容全部消失,又可以重新写入需要的信息。http:/ http:/ http:/ http:/ http:/ http:/

10、 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ : 图图10-2 2716的引脚图的引脚图(1) :地址输入线。地址输入线。 100AA (2) :双向三态数据线。:双向三态数据线。正常工作

11、时为输出线,编程写入正常工作时为输出线,编程写入时为数据的输入线。时为数据的输入线。70OO(3) 和和GND:分别接工作:分别接工作电源电压电源电压+5V和地。和地。 CCV(4) :编程电压输入引脚:编程电压输入引脚。PPV(5) :芯片片选引脚:芯片片选引脚/编程脉冲输入引脚分时复用,正编程脉冲输入引脚分时复用,正常工作时作为芯片片选引脚,编常工作时作为芯片片选引脚,编程时作为编程脉冲输入引脚。程时作为编程脉冲输入引脚。/CE PGM(6) :数据输出允许信号。:数据输出允许信号。OE芯片的工作方式由芯片的工作方式由 、 和和 的不同组合所决定,如表的不同组合所决定,如表10-1所示所示

12、/CE PGMOEPPVOE引脚引脚工作方式工作方式Vpp(V)数据线数据线D7D0状状态态读出读出00+5读出的数据读出的数据未选中未选中1 1+5高阻高阻待机待机1+5高阻高阻编程(写入)编程(写入)1+25写入的数据写入的数据禁止编程禁止编程01+25高阻高阻校验读出校验读出01+25读出校验数据读出校验数据CE4电可改写型电可改写型ROM(E2PROM) EPROM只能整体擦除,不能单一个存储单元独立地擦只能整体擦除,不能单一个存储单元独立地擦除,而且擦除操作较麻烦。为克服这些缺点,又研制成了可除,而且擦除操作较麻烦。为克服这些缺点,又研制成了可以用电信号擦除的可编程以用电信号擦除的可

13、编程ROM,这就是通常所说的,这就是通常所说的E2PROM。 在在E2PROM中,中,Intel公司的芯片公司的芯片2816A、2817A和和2864A等较常用。图等较常用。图10-3是常用是常用E2PROM的芯片引脚图。的芯片引脚图。 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ ht

14、tp:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 常用常用E2PROM引脚图引脚图5快闪存储器(快闪存储器(Flash Memory) 快闪存储器是一种快速在线电修改、且掉电非易失性快闪存储器是一种快速在线电修改、且掉电非易失性存储器。存储器。 快闪存储器以供电电压的不同,大体可以分为两大类:快闪存储器以供电电压的不同,大体可以分为两大类:一类是从用紫外线擦除的一类是从用紫外线擦除的EPROM发展而来的需要用高压发展而来的需要用高压(12V)编程的器件,通常需要双电源

15、(芯片电源、擦除)编程的器件,通常需要双电源(芯片电源、擦除/编编程电源)供电,型号序列为程电源)供电,型号序列为28F系列;另一类是从系列;另一类是从5V编程、编程、以以E2PROM为基础的器件,它只需要单一电源供电,其型号为基础的器件,它只需要单一电源供电,其型号序列通常为序列通常为29C系列(有的序列号也不完全统一)。系列(有的序列号也不完全统一)。 6ROM在组合逻辑设计中的应用在组合逻辑设计中的应用 用用ROM实现组合逻辑的基本原理可从实现组合逻辑的基本原理可从存储器存储器和与或和与或逻辑逻辑网络网络两个角度来理解。两个角度来理解。 用用ROM实现组合逻辑函数时,具体的做法就是将逻辑

16、函实现组合逻辑函数时,具体的做法就是将逻辑函数的输入变量作为数的输入变量作为ROM的地址输入,将每组输出对应的函数的地址输入,将每组输出对应的函数值作为数据写入相应的存储单元中即可,这样按地址读出的数值作为数据写入相应的存储单元中即可,这样按地址读出的数据便是相应的函数值。据便是相应的函数值。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ ht

17、tp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 从与或逻辑网络的角度看,从与或逻辑网络的角度看,ROM中的地址译码器形成了输入变量中的地址译码器形成了输入变量的所有最小项,即实现了逻辑变量的与运算。的所有最小项,即实现了逻辑变量的与运算。ROM中的存储矩阵实现了中的存储矩阵实现了最小项的或运算,即形成了各个逻辑函数。最小项的或运算,即形成了各个逻辑函数。 图图10-4 ROM的与或阵列图的与或阵列图(a)框图;

18、()框图;(b)符号矩阵)符号矩阵 如图如图10-4所示,其中图所示,其中图10-4(a)为)为ROM的框图,图的框图,图10-4(b)为)为ROM的符号矩阵图。在图的符号矩阵图。在图10-4(b)中,与阵列中的)中,与阵列中的小圆点表示各逻辑变量之间的与运算,或阵列中的小圆点表小圆点表示各逻辑变量之间的与运算,或阵列中的小圆点表示个最小项之间的或运算。示个最小项之间的或运算。 由图由图10-4可知,用可知,用ROM实现逻辑函数时,需列出它的真值实现逻辑函数时,需列出它的真值表或最小项表达式,然后画出表或最小项表达式,然后画出ROM的符号矩阵图。工厂根据用的符号矩阵图。工厂根据用户提供的符号矩

19、阵图,便可生产出所需的户提供的符号矩阵图,便可生产出所需的ROM。利用。利用ROM不不仅可实现逻辑函数(特别是多输出函数),而且可以用作序列仅可实现逻辑函数(特别是多输出函数),而且可以用作序列信号发生器字符发生器以及存放各种数学函数表(如快速乘法信号发生器字符发生器以及存放各种数学函数表(如快速乘法表、指数表、对数表及三角函数表等)。表、指数表、对数表及三角函数表等)。 用用ROM实现逻辑函数一般按以下步骤进行:实现逻辑函数一般按以下步骤进行:(1)根据逻辑函数的输入、输出变量数,确定)根据逻辑函数的输入、输出变量数,确定ROM容量,容量,选择合适的选择合适的ROM。(2)写出逻辑函数的最小

20、项表达式,画出)写出逻辑函数的最小项表达式,画出ROM阵列图。阵列图。(3)根据阵列图对)根据阵列图对ROM进行编程。进行编程。【例例10-1】用用ROM实现四位二进制码到格雷码的转换。实现四位二进制码到格雷码的转换。 解:解:(1)输入是四位二进制码,输出是四位格雷码,故选用)输入是四位二进制码,输出是四位格雷码,故选用容量为的容量为的ROM。(2)列出四位二进制码转换位格雷码的真值表,如表)列出四位二进制码转换位格雷码的真值表,如表10-2 所所示。由可写出下列最小项表达式为示。由可写出下列最小项表达式为 3210(8,9,10,11,12,13,14,15)(4,5,6,7,8,9,10

21、,11)(2,3,4,5,10,11,12,13)(1,2,5,6,9,10,13,14)GGGG 二进制数(存储地址)二进制数(存储地址)B3B2B1B0格雷码(存放数据)格雷码(存放数据)G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000表表10-2 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位格雷码阵列图 (3)可画出四位二进制码)可画出四位二进制码格雷码转

22、换器的格雷码转换器的ROM符号矩阵,符号矩阵,如图如图10-5所示。所示。图图10-5 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位格雷码阵列图 随机存储器与只读存储器的根本区别在于,正常工作状随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时向存储器里写入数据或从中读出数据。根据态下就可以随时向存储器里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同,又将随机存储器分为静所采用的存储单元工作原理的不同,又将随机存储器分为静态存储器(态存储器(Static Random Access Memory,简称,简称SRAM)和)和动态存储器(动态存储器(Dynami

23、c Random Access Memory,简称,简称DRAM)。由于动态存储器存储单元的结构非常简单,所以)。由于动态存储器存储单元的结构非常简单,所以它能达到的集成度远高于静态存储器。但是动态存储器的存它能达到的集成度远高于静态存储器。但是动态存储器的存取速度不如静态存储器快。取速度不如静态存储器快。 1静态随机存储器(静态随机存储器(SRAM) SRAM主要是由主要是由存储矩阵存储矩阵、地址译码器地址译码器和和读读/写写控制电路控制电路三部分组成,三部分的功能和作用类似于三部分组成,三部分的功能和作用类似于ROM 。图图10-6 SRAM的基本结构的基本结构如图如图10-6所示所示 :

24、 称为片选信号,当称为片选信号,当 时,时,RAM工作;当工作;当 时,时,所有所有I/O端均为高阻状态,不能对端均为高阻状态,不能对RAM进行读进行读/写操作。写操作。称为读称为读/写控制信号。当写控制信号。当 时,执行读操作,将存储单元时,执行读操作,将存储单元中的信息送到中的信息送到I/O端上;当时,执行端上;当时,执行 写操作,加到写操作,加到I/O端端上的数据被写入存储单元中。上的数据被写入存储单元中。 静态存储单元是靠触发器的自保功能存储数据的。静态存储单元是靠触发器的自保功能存储数据的。C S0CS 1CS /RW/1R W /0R W http:/ http:/ http:/

25、http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 常用的典型常用的典型SRAM芯片芯片Intel6116的引脚及功能框图如图的引脚及功能框图如图10-7

26、所示。所示。图图10-7 6116引脚和功能框图引脚和功能框图 6116芯片的容量是芯片的容量是2K8位,有位,有2048个存储单元,需要个存储单元,需要11根根地址线,地址线,7根用于行地址译码输入,根用于行地址译码输入,4根用于列地址译码。根用于列地址译码。6116的控制线有三条:片选的控制线有三条:片选 、输出允许、输出允许 和读写控制和读写控制 。CSOEWEIntel6116存储器芯片的工作过程如下:存储器芯片的工作过程如下: 读出时,地址输入线读出时,地址输入线 送来的地址信号经译码器送送来的地址信号经译码器送到行、列地址译码器,经译码后选中一个存储单元(其中有到行、列地址译码器,

27、经译码后选中一个存储单元(其中有8个存储位),由个存储位),由 、 、 构成读出逻辑构成读出逻辑( , , ),打开右边的),打开右边的8个三态门,被个三态门,被选中单元的选中单元的8位数据经位数据经I/O电路和三态门送到电路和三态门送到 输出。输出。100AACSOEWE0CS 0OE 1WE 70DD 写入时,地址选中某一存储单元的方法和读出时相同,写入时,地址选中某一存储单元的方法和读出时相同,但但 、 、 。打开左边的三态门,从。打开左边的三态门,从 端输入的数据经三态门的输入控制电路送到端输入的数据经三态门的输入控制电路送到I/O电路,从而写电路,从而写到存储单元的到存储单元的8位存

28、储体中。位存储体中。0CS 1OE 0WE 70DD 当没有读写操作时,当没有读写操作时, ,即片选处于无效状态,即片选处于无效状态,输入输出三态门呈高阻状态,从而使存储器芯片与系统总输入输出三态门呈高阻状态,从而使存储器芯片与系统总线隔离。线隔离。 1CS 2动态随机存储器(动态随机存储器(DRAM) 动态动态RAM的存储矩阵由动态的存储矩阵由动态MOS存储单元组成。动态存储单元组成。动态MOS存储单元利用存储单元利用MOS管的栅极电容来存储信息,但由于管的栅极电容来存储信息,但由于栅极电容的容量很小,而漏电流又不可能绝对等于栅极电容的容量很小,而漏电流又不可能绝对等于0,所以,所以电荷保存

29、的时间有限。为了避免存储信息的丢失,必须定时电荷保存的时间有限。为了避免存储信息的丢失,必须定时地给电容补充漏掉的电荷,通常把这种操作称为刷新或再生,地给电容补充漏掉的电荷,通常把这种操作称为刷新或再生,因此因此DRAM存储单元的结构能做得非常简单,所用原件少,存储单元的结构能做得非常简单,所用原件少,功耗低,因而目前已成为大容量功耗低,因而目前已成为大容量RAM的主流产品。的主流产品。 与静态与静态RAM相比,动态相比,动态RAM具有成本低、功耗小的优具有成本低、功耗小的优点,适用于需要大容量数据存储空间的场合。但动态点,适用于需要大容量数据存储空间的场合。但动态RAM需要刷新逻辑电路,每隔

30、一定的时间就要将所存的信息刷新需要刷新逻辑电路,每隔一定的时间就要将所存的信息刷新一次,以保证数据信息不丢失,所以,它的使用受到一定的一次,以保证数据信息不丢失,所以,它的使用受到一定的限制。限制。 2006年出现了一种新型的集成动态年出现了一种新型的集成动态RAM(iRAM),),它将一个完整的动态它将一个完整的动态RAM系统包括动态刷新硬件逻辑集成系统包括动态刷新硬件逻辑集成到一个芯片中,从而兼有静态到一个芯片中,从而兼有静态RAM、动态、动态RAM的优点。的优点。Intel公司提供的公司提供的iRAM芯片有芯片有2186、2187等。等。 在数字系统中,当使用一片在数字系统中,当使用一片

31、ROM或或RAM器件不能满足器件不能满足存储容量时,必须将若干片存储容量时,必须将若干片ROM或或RAM连在一起,以扩展存连在一起,以扩展存储容量。扩展的方法可以通过增加位数或字数来实现。储容量。扩展的方法可以通过增加位数或字数来实现。 1位数的扩展位数的扩展 存储器芯片的字长多数为一位、四位、八位等。当存储器芯片的字长多数为一位、四位、八位等。当实际的存储系统的字长超过存储器芯片的字长时,需要实际的存储系统的字长超过存储器芯片的字长时,需要进行位展。进行位展。 位扩展可以利用芯片的并联方式实现位扩展可以利用芯片的并联方式实现 。http:/ http:/ http:/ http:/ http

32、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ RAM的位扩展连接法的位扩展连接法2字数的扩展字数的扩展 如果每一片存储器的数据位数够用而字数不够用时,如果每一片存储器的数

33、据位数够用而字数不够用时,则需要采用字扩展方式,将多片存储器(则需要采用字扩展方式,将多片存储器(RAM或或ROM)芯片接成一个字数更多的存储器。芯片接成一个字数更多的存储器。 字数的扩展可以利用外加译码器控制芯片的片选字数的扩展可以利用外加译码器控制芯片的片选( )输入端来实现。)输入端来实现。 CShttp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http

34、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ RAM的字扩展连接法的字扩展连接法 图图10-9是用字扩展方式将是用字扩展方式将4片片2568位的位的RAM扩展为扩展为10248位位RAM的系统框图。图中,译码器的输入是系统的高的系统框图。图中,译码器的输入是系统的高位地址位地址 、 ,其输出是各片,其输出是各片RAM的片选信号。的片选信号。若若 ,则,则RAM(2)片的)片的 ,其余各片,其余各片R

35、AM的的 均为均为1,故选中第二片。如果只有第二片的信息可以,故选中第二片。如果只有第二片的信息可以读出,送到位线上,读出的内容则由低位地址读出,送到位线上,读出的内容则由低位地址 决定。决定。显然,显然,4片片RAM轮流工作,任何时候,只有一片轮流工作,任何时候,只有一片RAM处于处于工作状态,整个系统字数扩大了工作状态,整个系统字数扩大了4倍,而字长仍为倍,而字长仍为8位。位。 9A8A9 801A A 0CS CS70AA ROM的字扩展方法与上述方法相同。的字扩展方法与上述方法相同。 如果一片如果一片RAM或或ROM的位数和字数都不够用,就需要同的位数和字数都不够用,就需要同时采用位扩

36、展和字扩展方法,用多片器件组成一个大的存储器时采用位扩展和字扩展方法,用多片器件组成一个大的存储器系统,以满足对存储容量的要求。系统,以满足对存储容量的要求。 利用逻辑功能的特点将数字集成电路分类,可以分利用逻辑功能的特点将数字集成电路分类,可以分为为通用型通用型和和专用型专用型两类。两类。 通用型也叫做标准型或者非用户定制器件,中、小规模通用型也叫做标准型或者非用户定制器件,中、小规模数字集成电路(如数字集成电路(如74系列及其改进系列、系列及其改进系列、CC4000系列、系列、74HC系列等)都属于通用型数字集成电路。这类器件价格低,系列等)都属于通用型数字集成电路。这类器件价格低,性能好

37、,逻辑功能比较简单且固定不变,但因集成度低而功性能好,逻辑功能比较简单且固定不变,但因集成度低而功能有限,构成系统时灵活性差,芯片间往往有大量的连线,能有限,构成系统时灵活性差,芯片间往往有大量的连线,最终导致系统可靠性差、费用高、功耗和体积大等缺点。然最终导致系统可靠性差、费用高、功耗和体积大等缺点。然而这类器件目前仍在许多场合下使用,不能完全淘汰。而这类器件目前仍在许多场合下使用,不能完全淘汰。 可编程逻辑器件(可编程逻辑器件(Programmable Logic Device,简称,简称PLD)属于用户半定制器件,它给数字系统设计者提供了一)属于用户半定制器件,它给数字系统设计者提供了一

38、系列功能强、速度高和灵活性大的新型器件。系列功能强、速度高和灵活性大的新型器件。 PLD是是20世纪世纪70年代发展起来的一种新型逻辑器件。实年代发展起来的一种新型逻辑器件。实际上,它主要是一种与或两级结构的器件,其最终逻辑结构和际上,它主要是一种与或两级结构的器件,其最终逻辑结构和功能由用户决定。功能由用户决定。PLD器件包括器件包括PROM、可编程阵列逻辑、可编程阵列逻辑PAL(Programmable Array Logic,简称,简称PAL)、)、GAL(Generic Array Logic,简称,简称GAL)等多种结构。)等多种结构。 第一个第一个PLD器件即可编程只读存储器(器件

39、即可编程只读存储器(PROM),于),于20世世纪纪70年代初期制成。至今已经历了几个发展阶段。年代初期制成。至今已经历了几个发展阶段。 第一阶段第一阶段的产品是把的产品是把“与与”阵列全部连好,而阵列全部连好,而“或或”阵列阵列为可为可 编程的熔丝编程的熔丝PROM;“与与”阵列和阵列和“或或”阵列均为阵列均为可编程的可编程的PLA。 第二阶段第二阶段为为“与与”阵列可编程,而阵列可编程,而“或或”阵列为固定的可阵列为固定的可编程阵列逻辑器编程阵列逻辑器PAL。 第三阶段第三阶段为通用阵列逻辑为通用阵列逻辑GAL。 第四阶段第四阶段为复杂的可编程逻辑器为复杂的可编程逻辑器CPLD(Compl

40、ex Programmable Logic Device,简称,简称CPLD),将简单的),将简单的PLD的的概念作了进一步的扩展,并提高了集成度。现场可编程门阵列概念作了进一步的扩展,并提高了集成度。现场可编程门阵列FPGA(Field Programmable Gate Array,简称,简称FPGA),是),是20世纪世纪80年代中期发展起来的另一类型的可编程器件。年代中期发展起来的另一类型的可编程器件。利用利用PLD器件设计数字系统具有以下优点:器件设计数字系统具有以下优点:(1)减少系统得硬件规模。)减少系统得硬件规模。 (2)增强逻辑设计的灵活性。)增强逻辑设计的灵活性。 (3)缩

41、短系统设计周期。)缩短系统设计周期。 (4)简化系统设计,提高系统速度。)简化系统设计,提高系统速度。 (5)降低系统成本。)降低系统成本。 10.2.1 PLD的电路表示法的电路表示法PLD器件的连接表示法如图器件的连接表示法如图 :图图10-10 PLD的连接表示法:的连接表示法: PLD器件图中与门的画法与传统画法不同,例如器件图中与门的画法与传统画法不同,例如3个输入个输入端的与门画法表示在图端的与门画法表示在图10-11中。中。 图图10-11 与门画法与门画法 因为因为PLD器件中的与门输入端很多,一般一个与门往往要有器件中的与门输入端很多,一般一个与门往往要有几十个输入,传统画法

42、已不适应,而几十个输入,传统画法已不适应,而PLD表示法更适合于表示法更适合于“阵列阵列图图”。 PLD器件图一般将可编程的部分画成器件图一般将可编程的部分画成“阵列图阵列图”的形式。输的形式。输入线在阵列图中往往画成列线(竖线),与门的输入线往往画成入线在阵列图中往往画成列线(竖线),与门的输入线往往画成行线(横线)。图行线(横线)。图10-12所示为所示为3端输入的端输入的“与与”阵列图。阵列图。图图10-12 阵列图阵列图 10.2.2 可编程阵列逻辑器件可编程阵列逻辑器件PAL PAL有许多产品型号,不同型号的器件其内部与门阵列的结构有许多产品型号,不同型号的器件其内部与门阵列的结构基

43、本上是相同的,但输出电路的结构和反馈方式却不相同,常见的有基本上是相同的,但输出电路的结构和反馈方式却不相同,常见的有以下几种:以下几种: (1)专用输出结构。)专用输出结构。这种结构的输出端只能输出信号,这种结构的输出端只能输出信号,不能兼作输入。如图不能兼作输入。如图10-13所示:所示:图图10-13 专用输出结构专用输出结构 (2)可编程)可编程I/O结构。结构。如图如图10-14所示:所示: 图图10-14 可编程可编程I/O结构结构 (3)寄存器输出结构。)寄存器输出结构。寄存器输出结构如图寄存器输出结构如图10-15所示所示:图图10-15 寄存器输出结构寄存器输出结构(4)异或

44、型输出结构。)异或型输出结构。异或型输出结构如图异或型输出结构如图10-16所示。所示。 图图10-16 异或型输出结构异或型输出结构 PAL具有如下的三个优点:具有如下的三个优点: (1)提高了功能密度,节省了空间。)提高了功能密度,节省了空间。 (2)提高了设计的灵活性,且编程和使用都比较方便。)提高了设计的灵活性,且编程和使用都比较方便。(3)有通电复位功能和加密功能,可以防止非法复制。)有通电复位功能和加密功能,可以防止非法复制。 PLA器件的发展已经给逻辑设计带来了很大的灵活性,但器件的发展已经给逻辑设计带来了很大的灵活性,但它还存在着不足之处:一方面,它采用熔丝连接工艺,只能一它还

45、存在着不足之处:一方面,它采用熔丝连接工艺,只能一次性编程,一旦编程后就不能改写;另一方面次性编程,一旦编程后就不能改写;另一方面PLA器件输出电器件输出电路结构的类型繁多,会给用户在选用最佳型号时带来不便。路结构的类型繁多,会给用户在选用最佳型号时带来不便。 通用阵列逻辑器件通用阵列逻辑器件GAL弥补了上述不足,和弥补了上述不足,和PAL一样,一样,GAL器件的与阵列是可编程的。然而和器件的与阵列是可编程的。然而和PAL不同的是不同的是GAL器件器件的与阵列采用电擦除、电可编程的的与阵列采用电擦除、电可编程的E2COMS工艺制作,可以用工艺制作,可以用电信号擦除并反复编程上百次,给使用者带来极大的方便。电信号擦除并反复编程上百次,给使用者带来极大的方便。 GAL器件没有专门的或阵列结构,而是在输出端设置了可器件没有专门的或阵列结构,而是在输出端设置了可编程的输出逻辑宏单元编程的输出逻辑宏单元OLMC(Output Logic Macro Cell 简称简称OLMC),通过编程可以将),通过编程可以将OLMC设置成不同的输出方式。这设置成不同的输出方式。这样同一型号的样同一型号的GAL器件可以实现器件可以实现PAL器件所有的各种输出电路器件所有的各种输出电路工作

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论