基于FPGA智能温度控制器_第1页
基于FPGA智能温度控制器_第2页
基于FPGA智能温度控制器_第3页
基于FPGA智能温度控制器_第4页
基于FPGA智能温度控制器_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 基于FPGA的智能温度控制器 在实际工程当中,对环境的温度控制的要求不断提高,智能温度控制器对温度的控制更加精准和稳定。智能温度控制器的硬件部分组成有温度传感器、放大器、A/D,D/A转换器等部分构成。在Quartus开发环境下用VHDL语言实现了智能温度控制器的数据采集、时钟记时和定时报警、温度控制等模块,并利用FPGA实现相应的功能,经过波形仿真验证了设计的可行性。一、 实验原理AD590温度传感器的感测能力是温度每升高1K就增加1uA的电流量,该电流流入10kW电阻后将产生10mV的电压。而0(等于273K)时,输出电流273uA,经过I/V转换后,将产生2.73V的电压。如果测得的电

2、压为xV时,则可由(x-273)0.01得到要测量的而温度。温度传感器AD590的Vin(+)管教。ADC0809 的是8位数模转换器。测量精度为0.02V,当ADC0809的转换值为x时,所测得的温度为T=(x*0.02-2.73)0.01=x*2-273.控制功能由FPAG实现。在FPGA中对测得的实际温度T值和标准值tempconstant进行比较,若实际温度比设定的温度值要低,那么输出加热信号到后向加热器件,否则不进行加热。当检测到实际温度在标准值范围tempconstant-3TFPGAclk(0),eoc=FPGAeoc,din=FPGAdin,ale=FPGAale,start=

3、FPGAstart,oe=FPGAoe, adda=FPGAadda,addb=FPGAaddb,addc=FPGAaddc,lock0=FPGAlock0,dout=c); U1:wenkong port map(data=c,enout=n,ile=FPGAile,cont=FPGAcont, jiare=FPGAjiare );U2: ming port map(enin=n,clk=FPGAclk(1),fengming=FPGAfengming );end beha;library ieee; -数据处理模块use ieee.std_logic_1164.all;use ieee.s

4、td_logic_arith.all;use ieee.std_logic_unsigned.all;entity wenkong isport( data : in std_logic_vector(7 downto 0); -定义端口 jiare: out std_logic_vector(7 downto 0); ile: out std_logic; cont: out std_logic; enout: out std_logic); end wenkong; architecture A of wenkong is signal x, T:integer range -1000 t

5、o 1000; -定义内部信号signal tempconstant :integer ;signal temp:integer ;signal tp : std_logic_vector(7 downto 0); beginprocess(data)begin ile=1; -设置ADC0809的工作状态控制信号 cont=0;x=CONV_INTEGER(data); -数据类型转换T=x*2-273; tempconstant=(tempconstant-3)and T=(tempconstant+3)then -设定误差温度范围 enout=1; -在温度范围内输出计时有效信号1 el

6、se enout=0; -不在温度范围内不输出计时信号 end if;if(Ttempconstant)then -判断预定温度值和实际温度的大小temp=tempconstant-T; -计算差值tpjiarejiarejiarejiarejiarejiare=00001000; end case;elsejiare=00000000;end if;end process;end A;library ieee; -ADC0809模块use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsig

7、ned.all;entity ADC0809 isport(din :in std_logic_vector(7 downto 0); -ADC0809输出的采样数据 clk :in std_logic; -时钟信号 eoc :in std_logic; -ADC0809转换结束指示,高电平有效 ale :out std_logic; -ADC0809地址锁存次信号 start :out std_logic; -ADC0809转换启动信号 oe :out std_logic; -ADC0809数据输出允许信号 adda :out std_logic; -ADC0809信号通道控制位 addb

8、:out std_logic; -ADC0809信号通道控制位 addc :out std_logic; -ADC0809信号通道控制位 lock0 :out std_logic; -ADC0809观察数据锁存时钟 dout :out std_logic_vector(7 downto 0); -输出到DAC0832的8位数据end ADC0809;architecture beha of ADC0809 is type states is(st0,st1,st2,st3,st4);-定义ADC0809工作状态 signal current_state,next_state:states:=s

9、t0; -定义信号 signal regl :std_logic_vector(7 downto 0); signal lock :std_logic;begin adda=1; -地址输入001,选择IN1 addb=0; addc=0; dout=regl ; lock0ale=0;start=0;lock=0;oe=0;next_stateale=1;start=1;lock=0;oe=0;next_stateale=0;start=0;lock=0;oe=0;next_state=st1; if(eoc=1)then next_state=st3; else next_stateale=0;start=0;lock=0;oe=1;next_stateale=0;start=0;lock=1;oe=1;next_statenext_state=st0; end case; end process com;reg:process(clk) begin if(clkevent and clk=1) -在时钟上升沿改变状态 then current_state=next_state; end if; end process reg;latch1:process(lock) begin if loc

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论