组合逻辑电路的分析与设计ppt课件

1、3.2 编码器编码器 3.3 译码器译码器3.4 算术运算电路算术运算电路3.1 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法一一. .组合逻辑电路的特点组合逻辑电路的特点 电路任一时辰的输出形状只决议于该时辰电路任一时辰的输出形状只决议于该时辰各输入形状的组合，而与电路的原形状无各输入形状的组合，而与电路的原形状无关。关。 组合电路就是由门电路组合而成，电路中组合电路就是由门电路组合而成，电路中没有记忆单元，没有反响通路。没有记忆单元，没有反响通路。每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1=f1L1=f1A1A1、A2A2、

2、AiAiL2=f2L2=f2A1A1、A2A2、AiAi Lj=fjLj=fjA1A1、A2A2、AiAi 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj分析过程普通包含以下几个步分析过程普通包含以下几个步骤：骤：例例3.13.1：组合电路如下图，分析该电路的逻辑功能。：组合电路如下图，分析该电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换&1ABCLP2化简与变换：化简与变换：3由表达式列出真值表。由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )(

3、4分析逻辑功能分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1，所以这个，所以这个电路称为电路称为“不一致电路。不一致电路。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表 设计过程的根本步骤：设计过程的根本步骤：例例3.23.2：设计一个三人表决电路，结果按：设计一个三人表决电路，结果按“少数服从多数的原那么决议。少数服从多数的原那么决议。解：解：1 1列真值表：列真值表：3用卡诺图化简。用卡诺图化简。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

4、A B C00010111 L三人表决电路真值表三人表决电路真值表ABC0000111110 A B C11110000实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式4 4画出逻辑图画出逻辑图: :ACBCABL 5 5假设，要求用与非门实现该逻辑电路，就应将表假设，要求用与非门实现该逻辑电路，就应将表达式转换成与非达式转换成与非与非表达式：与非表达式： 画出逻辑图画出逻辑图: : ACBCABACBCABL &1LABCBC&A&L&例3.2、在举重竞赛中，有俩名副裁判，一名主裁判。当两名以上裁判必需包括主裁判在内

5、以为运发动上举杠铃合格，按动电钮，判决合格信号灯亮，试用与非门设计该电路。解：设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按为0。表示胜利与否的灯为Y，合格为1，否那么为0。1根据逻辑要求列出真值表。A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111真 值 表2由真值表写出表达式：ABCCABCBAmmmY765111ACAB3化简：Y=AB+AC4画出逻辑电路图：ABACY&BABAY例例3.3：设计一个楼上、楼下开关的控制逻辑电路来控制楼：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼

6、下开关翻开电灯，上楼梯上的路灯，使之在上楼前，用楼下开关翻开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关翻后，用楼上开关关灭电灯；或者在下楼前，用楼上开关翻开电灯，下楼后，用楼下开关关灭电灯。开电灯，下楼后，用楼下开关关灭电灯。解：解：设楼上开关为设楼上开关为A，楼下开关为，楼下开关为B，灯泡为，灯泡为Y。并设。并设A、B闭合闭合时为时为1，断开时为，断开时为0；灯亮时；灯亮时Y为为1，灯灭时，灯灭时Y为为0。1根据逻辑要求列出真值表。 (2)由真值表写逻辑表达式：BABAYBAY3变换：用与非门实现 图a用异或门实现 图 (b)ABY=1图a图b一一.编码器的根本概念及任务原理

7、编码器的根本概念及任务原理编码编码将特定含义的输入信号文字、数字、符号将特定含义的输入信号文字、数字、符号转换成二进制代码的过程转换成二进制代码的过程. 可以实现编码功能的数字可以实现编码功能的数字电路称为编码器。电路称为编码器。普通而言，普通而言，N个不同的信号，至少需求个不同的信号，至少需求n位二进制数位二进制数编码。编码。N和和n之间满足以下关系之间满足以下关系: 2nN 常见的编码器有8线-3线有8个输入端，3个输出端，16线4线16个输入端，4个输出端等等。例1：设计一个8线-3线的编码器解：1确定输入输出变量个数:由题意知输入为I0I88个，输出为A1、A2 、A3。2编码表见下表

8、：输入为高电平有效输 入输 出0A21AA1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 11I2I546II03I7III0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1编码器真值表76542IIIIA76321IIIIA 75310IIIIA(3)由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：A&1&A0A21I1I11131I

9、1II52011I674II二二-十进制编码器是指用四位二进制代码表示一位十进制十进制编码器是指用四位二进制代码表示一位十进制数的编码电路输入数的编码电路输入10个互斥的数码，输出个互斥的数码，输出4位二进制位二进制代码代码1、BCD码：常用的几种码：常用的几种BCD码码8421码、码、5421码、码、2421码、余三码码、余三码.2、10线线4线编码器线编码器例例2：设计一个：设计一个8421 BCD码编码器码编码器解：解：输入信号输入信号I0I9代表代表09共共10个十进制信号，输个十进制信号，输出信号为出信号为Y0Y3相应二进制代码相应二进制代码.列编码表列编码表975319753107

10、6327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIYI9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&三、优先编码器：是指当多个输入同时有信号时，电路只对三、优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别最高的信号进展编码。其中优先级别最高的信号进展编码。例例 3 室有三种，室有三种， 按由高到低优先级排序依次是火警，急救，按由高到低优先级排序依次是火警，急救，任务，要求编码依次为

11、任务，要求编码依次为00、01、10。试设计编码控制电路。试设计编码控制电路。 解： 根据题意知，同一时间室只能处置一部，假设用根据题意知，同一时间室只能处置一部，假设用A、B、C分别代表火警、分别代表火警、 急救、任务三种，设铃响用急救、任务三种，设铃响用1表示，表示，铃没响用铃没响用0表示。当优先级别高的信号有效时，低级别的那表示。当优先级别高的信号有效时，低级别的那么不起作用，这时用么不起作用，这时用表示；表示；用用Y1, Y2表示输出编码。表示输出编码。 列真值表列真值表: 真值表如表所示。真值表如表所示。 表表3 例例3的真值表的真值表 输 入输 出A B CY1 Y2 1 0 1

12、0 0 10 00 11 0CBAY1BAY2 写逻辑表达式 画优先编码器逻辑图如图画优先编码器逻辑图如图3所示。所示。&11ABY1CY2图3 例3的优先编码逻辑图在优先编码器中优先级别高的信号排斥级别低的，即具有一在优先编码器中优先级别高的信号排斥级别低的，即具有一方面排斥的特性。方面排斥的特性。74LS148的符号图和管脚图的符号图和管脚图I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0

13、(a)(b)S7I6I5I4I3I2I1I0I2Y1Y0YEXY输入使能端输 入输 出扩展使能输出1111110111111111111000000010100010101100100101110011010111101000101111101010101111110110010111111101110174LS148 功功 能能 表表SY优先编码器优先编码器74LS148的运用的运用 74LS148编码器的运用是非常广编码器的运用是非常广泛的。泛的。 例如，常用计算机键盘，其内例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的部就是一个字符编码器。它将键盘上的大、小写英文字母和数字

14、及符号还包括大、小写英文字母和数字及符号还包括一些功能键回车、空格等编成一系一些功能键回车、空格等编成一系列的七位二进制数码，送到计算机的中列的七位二进制数码，送到计算机的中央处置单元央处置单元CPU，然后再进展处置、，然后再进展处置、存储、输出到显示器或打印机上。存储、输出到显示器或打印机上。 还还可以用可以用74LS148编码器监控炉罐编码器监控炉罐的温度，假设其中任何一个炉温超越规的温度，假设其中任何一个炉温超越规范温度或低于规范温度，范温度或低于规范温度， 那么检测传那么检测传感器输出一个感器输出一个0电平到电平到74LS148编码编码器的输入端，器的输入端， 编码器编码后输出三位编码

15、器编码后输出三位二进制代码到微处置器进展控制。二进制代码到微处置器进展控制。一译码器的根本概念及任务原理一译码器的根本概念及任务原理译码：编码的逆过程，即将输入代码译码：编码的逆过程，即将输入代码“翻译翻译成特定的输出信号。成特定的输出信号。译码器：实现译码功能的数字电路。译码器：实现译码功能的数字电路。分类分类:变量译码器和显示译码器。变量译码器和显示译码器。二变量译码器译出输入变量的形状。二变量译码器译出输入变量的形状。1、二进制译码器：输入端为n个，那么输出端为2n个，且对应于输入代码的每一种形状，2n个输出中只需一个为1或为0，其他全为0或为12线线4线译码器线译码器3线线8线译码器线

16、译码器4线线16线译码器线译码器例：用与非门设计例：用与非门设计3线线8线译码器线译码器解：1列出译码表：01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY2写出各输出函数表达式：写出各输出函数表达式：3画出逻辑电路图：画出逻辑电路图： & & & & & & & & 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2

17、B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA (a) 引脚排列图 (b) 逻辑功能示意图 1.集成二进制译码器集成二进制译码器74LS功能表如下：其中BAGGG222集成集成8421 BCD码译码器码译码器74LS42 16 15 14 13 1 2 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0

18、A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图功 能 表1实现逻辑函数实现逻辑函数由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例1 试用译码器和门电路实现逻辑函数 ACBCABY解： 1将逻辑函数转换成最小项表达式，再转换成与非与非方式。ABCCABCBABCAY=m3+m5+m6+m7= 2该函数有三个变量，所以选用3线8线译码器74LS。 用一片74LS加一个与非门就可实现逻辑函数Y，逻辑图如图

19、1所示。7653mmmm1G0A74LSG2A2B12AGAY1YYY2YYY73Y4560ABC100Y图1 例1逻辑图G1G2AG2B74LS(2)0A1A2A1G2AG2BG74LS(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用两片用两片74LS扩展为扩展为4线线16线译码器线译码器 当A=0时，低位片74LS(1)任务，对输入A3、A2、A1、A0进展译码，复原出Y0Y7，那么高位制止任务；当A=1时，高位片74LS(2)任务，复原出YY5，而低位片

20、制止任务。 按显示方式分按显示方式分:有字型有字型重叠式、点阵式、分重叠式、点阵式、分段式等。段式等。 按发光物质分:有半导体显示器又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等 它通常由译码器、驱动器和显示器等部分组成它通常由译码器、驱动器和显示器等部分组成 1七段数字显示器原理七段数字显示器原理abcdefgh98762345dc() habcdefg() habcdefg() hRR按内部衔接方式不同，七段数字显示器分为共阴极和共阳极按内部衔接方式不同，七段数字显示器分为共阴极和共阳极两种两种图 2半导体显示器a 管脚陈列图; (b) 共阴极接线图; (c)

21、共阳级接线图abcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg图图 3 七段数字显示器发光段组合图七段数字显示器发光段组合图A074LS48YaA1A2LTIB / YBR7123451234567816151413121110974LS48GNDVCCYfYgYaYbYcYdYeA2LT(a)(b)A3IBR6A1IB / YBRIBRA3A0YbYcYdYeYfYg图 4 74LS48的管脚陈列图74LS48显示译码器的功能表 为试灯输入： 当 =0时，/ =1时，假设七段均完好，显示字形是“8，该输入端常用于检查74LS48显示器的好坏;

22、当 =1时，译码器方可进展译码显示。 用来动态灭零，当 = 1时， 且 =0， 输入A3A2A1A0=0000时，那么/ =0使数字符的各段熄灭； / 为灭灯输入/灭灯输出，当 =0时不论输入如何, 数码管不显示数字； 为控制低位灭零信号,当=1时, 阐明本位处于显示形状;假设 =0, 且低位为零, 那么低位零被熄灭。LTLTBIBRYLTBRILTBRI/BIBRYBIBRIBRYBIBRYBRY一、加法器的根本概念及任务原理一、加法器的根本概念及任务原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1半加器只能进展本位加数、被加数的加法运算而不思索低位进位。 BABAB

23、ASABC 列出半加器的真值表：列出半加器的真值表：由真值表直接写出表达式由真值表直接写出表达式:画出逻辑电路图。画出逻辑电路图。ABCS&=1ABBABABABBAABBAABABABABAS)()(ABBABAABABC假设想用与非门组成半加器，那么将上式用代数法变换成与假设想用与非门组成半加器，那么将上式用代数法变换成与非方式：非方式：由此画出用与非门组成的半加器和逻辑符号由此画出用与非门组成的半加器和逻辑符号&ABSCABSCCO2全加器全加器能同时进展本位数和相邻低位的进能同时进展本位数和相邻低位的进位信号的加法运算位信号的加法运算iA和iB分别是被加数和加数，1iC为相邻低位的进位

24、，iS为本位的和，iC为本位的进位。1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：=1=1ABSCiiiiCi-1&1COABiii-1CCiSiCI根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图： 4位串行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3由图可以看出多位加法器是将低位全加器由图可以看出多位加法器是将低位全加器的进位输出的进位输出CO接到高位的进位输入接到高位的进位输入CI.因因此