第三章存储系统[四]

1、第三章第三章 存储系统存储系统 存储器概述存储器概述主存储器的基本构造和操作主存储器的基本构造和操作 主存储器组织主存储器组织 高速缓冲存储器高速缓冲存储器Cache Cache 高速存储器高速存储器半导体存储器芯片半导体存储器芯片虚拟存储器虚拟存储器v原因：主存工作速度总落后于原因：主存工作速度总落后于CPU的需求的需求,主存主存容量总是落后于软件的需求容量总是落后于软件的需求.v提高存储器性能的方法：提高存储器性能的方法： 提高主存工作速度提高主存工作速度(1)(1)提高主存读写速度提高主存读写速度: :从最早使用的从最早使用的DRAMDRAM到后来的到后来的FPM DRAMFPM DRA

2、M、EDO DRAMEDO DRAM、SDRAM SDRAM 、DDR SDRAM DDR SDRAM 和若和若RDRAMRDRAM等等;(2);(2)在在DRAMDRAM芯片中采用高速存取芯片中采用高速存取方式方式, ,如相联存储器、双端口存储器等如相联存储器、双端口存储器等;(3);(3)采采用并行主存技术用并行主存技术. . 改善系统结构改善系统结构采用多级存储体系结构采用多级存储体系结构 3.6 3.6 高速存储器高速存储器3.6.13.6.1 相联存储器相联存储器(CAMContent Access (CAMContent Access Memory)Memory)一、一、相联相联(

3、 (联想联想) )存储器的实质存储器的实质( (工作原理工作原理) )v与常规存储器按地址访问不同与常规存储器按地址访问不同,CAM,CAM是既可按是既可按地址寻址地址寻址, ,又可按内容又可按内容( (通常是某些字段通常是某些字段) )寻址寻址. .vCAMCAM的每个字由若干字段组成的每个字由若干字段组成, ,待检索的某字待检索的某字段作为段作为关键字关键字, ,用它与存储体中所有单元进行用它与存储体中所有单元进行比较比较, ,找出关键字相同的找出关键字相同的所有所有数据字数据字. .v用于信息检索、用于信息检索、CacheCache和虚拟存储器和虚拟存储器. .二、相联存储器的结构与功能

4、二、相联存储器的结构与功能 结构框图如下：结构框图如下：检索寄存器检索寄存器(n(n位位) )屏蔽寄存器屏蔽寄存器(n(n位位) )数据寄存器数据寄存器(n(n位位) )存储体存储体( (包括比较包括比较电路电路)(m)(m个单个单元，每单元元，每单元n n位位) )译译码码电电路路地址地址寄存器寄存器1 12 2mm匹匹配配寄寄存存器器 图图3.32 3.32 相联存储器的结构框图相联存储器的结构框图用来存放待检索内容用来存放待检索内容屏蔽关键字段屏蔽关键字段以外的值以外的值,即进即进行检索时行检索时,将将MR中要比较的位置中要比较的位置置为置为1,不需要不需要比较的位置置为比较的位置置为0

5、.存储体中各单元相存储体中各单元相应字段应字段同时同时与关键字与关键字比较比较, ,相同者相同者, ,匹配匹配寄存器相应位置为寄存器相应位置为1. 1.若同时有若同时有i i个字满足个字满足要求要求, ,则相应有则相应有i i位为位为1 1译码电路译码电路找到对应的找到对应的存储单元存储单元.也具备也具备按地址按地址访问的访问的功能。功能。CRCRMRMRCAM在在Cache中的中的具体应用具体应用数据寄存器存放数据寄存器存放读出或写入的数据读出或写入的数据. 字选择寄存器用来字选择寄存器用来确定哪些字参与检索确定哪些字参与检索.字字选选择择寄寄存存器器55900 0000 00111第一次检

6、索寄存器内容第一次检索寄存器内容屏蔽寄存器内容屏蔽寄存器内容1赵赵XX男男175822钱钱XX男男186113孙孙XX 女女175844李李XX 男男19604N丁丁XX 女女18520序号序号姓名姓名 性别性别年龄年龄分数分数图图3.33 相联存储器检索举例相联存储器检索举例例如例如:某高校学生入学总成绩已经存入相联存储器如图某高校学生入学总成绩已经存入相联存储器如图3.33,要求列要求列出出“总分总分”在在560-600分范围内学生名单分范围内学生名单.可用二次查找完成可用二次查找完成:第一次第一次找出找出“总分总分”大于大于559的考生的考生,第二次再找出第二次再找出“总分总分”小于小于

7、601的考的考生生.匹配寄匹配寄存器存器字选择字选择寄存器寄存器55900 0000 00111第一次检索寄存器内容第一次检索寄存器内容屏蔽寄存器内容屏蔽寄存器内容1赵赵XX男男175822钱钱XX男男186113孙孙XX 女女175844李李XX 男男19604N丁丁XX 女女18520序号序号姓名姓名 性别性别年龄年龄分数分数图图3.33 相联存储器检索举例相联存储器检索举例分别将分别将559和和601作为关键字段内容置于比较寄存器中，屏蔽寄存器作为关键字段内容置于比较寄存器中，屏蔽寄存器只在只在“总分总分”字段上设置字段上设置111,而在其他字段设置而在其他字段设置000，表示不，表示不

8、必比较，第一次查找结果送入匹配寄存器，为了进行第二次查找，必比较，第一次查找结果送入匹配寄存器，为了进行第二次查找，先将匹配寄存器内容送入字选择寄存器，并将比较寄存器中的先将匹配寄存器内容送入字选择寄存器，并将比较寄存器中的559更换为更换为601，然后将第二次查找结果送入匹配寄存器，匹配寄存器，然后将第二次查找结果送入匹配寄存器，匹配寄存器和字选择寄存器内容同时为和字选择寄存器内容同时为1位所对应的考生，即为查找结果。位所对应的考生，即为查找结果。匹配寄匹配寄存器存器字选择字选择寄存器寄存器 1 1 11 0 1 0 1 0 1检索寄存器检索寄存器(n(n位位) )屏蔽寄存器屏蔽寄存器(n(

9、n位位) )数据寄存器数据寄存器(n(n位位) )存储体存储体( (包括比较包括比较电路电路)(m)(m个单个单元，每单元元，每单元n n位位) )译译码码电电路路地址地址寄存器寄存器1 12 2mm匹匹配配寄寄存存器器 图图3.32 相联存储器的结构框图相联存储器的结构框图CRCRMRMR从按地址访问从按地址访问的存储器中检的存储器中检索某一个单元，索某一个单元，平均约平均约W/2次次操作操作(W为存为存储单元数储单元数)，而在相联存储而在相联存储器中仅需要进器中仅需要进行一次检索操行一次检索操作，故大大提作，故大大提高了处理速度。高了处理速度。3.6.2 3.6.2 双端口存储器双端口存储

10、器v端口：指读端口：指读/写控制电路。写控制电路。v常规存储器为单端口存储器，即每次只能接常规存储器为单端口存储器，即每次只能接收一个地址，访问一个存储单元。在高速系收一个地址，访问一个存储单元。在高速系统中，主存是信息交换的中心，统中，主存是信息交换的中心，CPU、外设、外设需要频繁访问主存，而单端口存储器每次只需要频繁访问主存，而单端口存储器每次只能接受一个访存者，影响工作速度。能接受一个访存者，影响工作速度。v双端口存储器：具有两个彼此独立的读双端口存储器：具有两个彼此独立的读/写口，写口，每个读每个读/写口有独立的地址寄存器和译码电路，写口有独立的地址寄存器和译码电路，可以并行地独立工

11、作。可以并行地独立工作。地地址址寄寄存存器器地地址址寄寄存存器器译译码码器器译译码码器器存存储储体体应用实例：应用实例：FPM DRAM+FPM DRAM+双口技术用于视频卡（双口技术用于视频卡（VRAMVRAM）地址地址地址地址MDRMDRMDRMDR数据数据数据数据读写电路读写电路读写电路读写电路WEWEWEWEMARMARMARMAR 工作方式：两个读工作方式：两个读/写口可以按各自接收的地址，同时写口可以按各自接收的地址，同时并行访问主存。与两个独立存储器不同的是，两套读并行访问主存。与两个独立存储器不同的是，两套读/写写口的访存空间相同，可以访问同一区间、同一存储单元。口的访存空间相

12、同，可以访问同一区间、同一存储单元。在发生在发生访存冲突时由存储器仲裁逻辑解决。访存冲突时由存储器仲裁逻辑解决。图图3.34 双端口存储器示意图双端口存储器示意图v3.6.3 3.6.3 多模块交叉多模块交叉( (多体交叉多体交叉) )存储器存储器v一、并行主存系统一、并行主存系统v用用W/wW/w片字长片字长ww的芯片可以扩展成的芯片可以扩展成WW位字长的存储位字长的存储器，一般把这种扩展叫存储芯片的并联组织器，一般把这种扩展叫存储芯片的并联组织( (位扩位扩展展) )。各个芯片同时工作，在一个。各个芯片同时工作，在一个TmTm内读出一个内读出一个WW位的字，获得位的字，获得Bm=W/TmB

13、m=W/Tm的频宽。的频宽。v同理可进一步把同理可进一步把n n个个WW位字长的同容量存储器并成位字长的同容量存储器并成一个更大的存储器以获得一个更大的存储器以获得Bm=n X W/TmBm=n X W/Tm的频宽。的频宽。这样组织的主存系统叫并行主存系统。这样组织的主存系统叫并行主存系统。v作用：加快从主存读出信息到作用：加快从主存读出信息到CPUCPU的速度，以解决的速度，以解决主存和主存和CPUCPU之间速度不匹配的问题。之间速度不匹配的问题。v二、并行主存系统的两种组成方式二、并行主存系统的两种组成方式单体多字单体多字方方式与式与多体并行多体并行方式方式v多个存储体共用一套地址寄存器和

14、控制逻辑还是各多个存储体共用一套地址寄存器和控制逻辑还是各个模块有各自独立的控制部件？即各块是否可以独个模块有各自独立的控制部件？即各块是否可以独立工作？单体多字和多体并行即因此而有别。立工作？单体多字和多体并行即因此而有别。1 1、单体多字并行主存系统、单体多字并行主存系统 如下图所示如下图所示, ,多个并行工作的存储器多个并行工作的存储器共用一套地址寄共用一套地址寄存器存器, ,按同一地址码并行地访问各自的对应单元按同一地址码并行地访问各自的对应单元, ,假定送入假定送入的地址码为的地址码为A,A,则则n n个存储器同时访问各自的个存储器同时访问各自的A A号单元号单元. .可将可将这这n

15、 n个存储器视作一个大的主存储器个存储器视作一个大的主存储器, ,每个编址对应于每个编址对应于n n字字ww位位, ,故称为单体多字方式故称为单体多字方式, ,适用于向量运算适用于向量运算. . 即一个向量型的操作数即一个向量型的操作数 是是 n n个标量型操作数的个标量型操作数的 集合集合, ,可按同一地址分可按同一地址分 别存放于别存放于n n个并行主存个并行主存 中中. .地址寄存器地址寄存器地址地址M0M0M1M1.M n-1M n-1WW位位 WW位位.WW位位n nww图图3.35 单体多字并行主存系统单体多字并行主存系统地址译码器地址译码器2 2、多体并行主存系统、多体并行主存系

16、统 (1)(1)多体交叉存储器组成多体交叉存储器组成: n: n个容量相同的存储器个容量相同的存储器( (或称为或称为n n个存储个存储体体), ),它们具有自己的地址寄存器、数据线、读写时序它们具有自己的地址寄存器、数据线、读写时序, ,形成可以同时形成可以同时工作又独立编址且容量相同的工作又独立编址且容量相同的n n个分存储体个分存储体, ,故称为多体系统故称为多体系统. .总总 线线 控控 制制CPUCPU地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器存存 控控 部部 件件04M0152637M1M2M3数据数据存控部件：接存控部件：接收系统中各部收系统

17、中各部件或设备的访件或设备的访存请求，按预存请求，按预定的优先顺序定的优先顺序进行排队，响进行排队，响应其访存请求；应其访存请求；分时接收各请分时接收各请求源发来的访求源发来的访存地址，转送存地址，转送至相应存储体至相应存储体等等。等等。(2)多体交叉编址多体交叉编址 分为高位交叉分为高位交叉(顺序方式顺序方式)和低位交叉编址和低位交叉编址(交叉方式交叉方式)。 高位交叉编址高位交叉编址:程序按体内地址连续存放程序按体内地址连续存放,一个存储体一个存储体存满后再存入下一个存储体存满后再存入下一个存储体,存储器地址寄存器的高位表存储器地址寄存器的高位表示体号示体号,低位表示体内地址低位表示体内地

18、址.MDR M0地址译码地址译码 MARMDR M1地址译码地址译码 MARMDR Mn-1地址译码地址译码 MAR体号体号体内地址体内地址图图3.36(a) 高位交叉高位交叉编址的多体存储器编址的多体存储器0000000000MM0 0MM1 1MM2 2MM3 34 3 2 1 04 3 2 1 00000001001000001001000000110110000100100000010110100001101100000111111010100000001010010010101010010010101101101011001000101101101010111011001011111

19、111010000000101000100110100100101010011011101010010010101011011010110110101011111111 1100000011 1100100111 1101001011 1101101111 1110010011 1110110111 1111011011 11111111模块模块(分体分体)号号块内字地址块内字地址数据寄存器数据寄存器MDRMDR（1616位）位）DB(16DB(16位位) )图图3.36(b)3.36(b)高位高位交叉交叉编址编址的多的多体存体存储器储器(例例)1616位位1616位位1616位位1616位位

20、高位交叉高位交叉即模块地址即模块地址在高位在高位v低位交叉编址低位交叉编址:同一存储体中的地址是不连续的同一存储体中的地址是不连续的,程程序连续存放在相邻体中序连续存放在相邻体中.存储器地址寄存器的低位部存储器地址寄存器的低位部分选择不同的存储体分选择不同的存储体,而高位部分则指向存储体内的而高位部分则指向存储体内的存储字存储字.MDR M0地址译码地址译码 MARMDR M1地址译码地址译码 MARMDR Mn-1地址译码地址译码 MAR体号体号体内地址体内地址图图3.37(a) 3.37(a) 低位交叉编址的多体存储器低位交叉编址的多体存储器0000000000数据总线数据总线DBDB（1

21、616位）位）4 3 2 1 04 3 2 1 00000000101000000101000000011 1100100100000010010101001001101000100111 11010010000001001001010100101010010110101101101100000110110101011011101001101111 11100100000010010001011001001 10 01001001 11 110110100001011010101101101101010110111 111101100000110110010111011010101101101

22、1 1111111100001111110101111111101011111111 11模块模块(分体分体)号号块内字地址块内字地址译码器译码器寻找模块寻找模块图图3.37(b)3.37(b)低低位位交交叉叉编编址址的的多多体体存存储储器器(例例)MDRMDR0 0MDRMDR3 3MDRMDR2 2MDRMDR1 1MARMAR0 0MARMAR3 3MARMAR2 2MARMAR1 11616位位1616位位1616位位1616位位v高位交叉编址特点高位交叉编址特点:地址高位选择模块地址高位选择模块,地址低位选择字地址低位选择字;某模块进行存取时某模块进行存取时,其其它模块不工作它模块不

23、工作;某模块出现故障时某模块出现故障时,不影不影响其它模块响其它模块;扩容方便扩容方便;各模块串行工作各模块串行工作,存储器带宽受限存储器带宽受限.v低位交叉编址特点低位交叉编址特点: :地址低位选择模块地址低位选择模块,地址高位选择字地址高位选择字;连续地址分布在不同模连续地址分布在不同模块中块中,模块可同时并行工作模块可同时并行工作,提高了带宽提高了带宽;但一个模块出错但一个模块出错,则程序出错则程序出错.例例: :一个四体并行交叉存储器，每个模块的容量一个四体并行交叉存储器，每个模块的容量是是16K16K3232位，存取周期为位，存取周期为200ns200ns，在下述说，在下述说法中法中

24、( )( )是正确的。是正确的。v在在200ns200ns内，该存储器能向内，该存储器能向CPUCPU提供提供256256位二位二进制信息进制信息vB. B. 在在200ns200ns内，该存储器能向内，该存储器能向CPUCPU提供提供128128位位二进制信息二进制信息C. C. 在在50ns50ns内，每个存储模块能向内，每个存储模块能向CPUCPU提供提供3232位位二进制信息二进制信息D. D. 在在50ns50ns内，该存储器能向内，该存储器能向CPUCPU提供提供128128位二位二进制信息进制信息v(3)(3)多体交叉存储体分时工作原理多体交叉存储体分时工作原理v无论多体存储器中

25、有几个分体无论多体存储器中有几个分体,CPU,CPU与主存之间与主存之间数据通路仍是一个数据通路仍是一个WW位位.n.n个个WW位如何在一个存位如何在一个存储周期储周期TmTm中读出中读出? ? v分时启动多个分体分时启动多个分体, ,使得每个使得每个TmTm周期内得到多周期内得到多个单体字宽的数据个单体字宽的数据. .v设主存有设主存有n n个分体个分体( (模块模块), ),各自的存取周期都是各自的存取周期都是TmTm；v则第一个分体启动后则第一个分体启动后, ,每隔每隔1/n1/n个个TmTm再启动下一再启动下一个分体个分体. .例例: :设有设有4 4体交叉的存储器体交叉的存储器, ,

26、分时即每隔分时即每隔1/4Tm1/4Tm启启动一个分体动一个分体. .要点要点: :存储器读出虽用一个存储器读出虽用一个Tm,Tm,一旦一旦读出后在主存读出后在主存CPUCPU的总线上传递的速度以的总线上传递的速度以及处理的速度要比读内存快得多及处理的速度要比读内存快得多. .M3M3M2M2M1M1M0M0 1/4 2/4 3/4 1 2 t(Tm) 1/4 2/4 3/4 1 2 t(Tm) 图图3.38 3.38 模模4 4交叉存取分时工作示意图交叉存取分时工作示意图单体访存周期单体访存周期单体访存周期单体访存周期T T 时间时间字字 模块模块WW0 0 M M0 0WW1 1 M M1

27、 1WW2 2 M M2 2WW3 3 M M3 3WW0 0 M M0 0图图3.29 3.29 流水方式存取示意图流水方式存取示意图 设每个体的存储字长和数据总线的宽度一设每个体的存储字长和数据总线的宽度一致致, , 低位交叉编址的存储器模块数为低位交叉编址的存储器模块数为n,n,存取周存取周期为期为T,T,总线传输周期为总线传输周期为 ,当采用流水线方式时当采用流水线方式时,应满足应满足T= n . n=T/ 称为交叉存取度称为交叉存取度,要求模块数要求模块数=n,以以保证启动某模块后经保证启动某模块后经n 时间再启动该模块时时间再启动该模块时,它的上一次存取操作已经完成它的上一次存取操

28、作已经完成.T T 时间时间字字 模块模块WW0 0 M M0 0WW1 1 M M1 1WW2 2 M M2 2WW3 3 M M3 3WW0 0 M M0 0图图3.29 3.29 流水方式存取示意图流水方式存取示意图对于低位交叉存储器对于低位交叉存储器, ,连续读连续读取取n n个字所需时间个字所需时间t1 t1为为: :t1=T+(n-1)t1=T+(n-1) 对于高位交叉存储器对于高位交叉存储器,连续读连续读取取n个字所需时间个字所需时间t2为为:t2=nTt2=nT 例例: :设存储器容量为设存储器容量为3232字字, ,字长字长6464位位, ,模块数模块数m=4,m=4,分别分

29、别用顺序方式和交叉方式进行组织用顺序方式和交叉方式进行组织. .存储周期存储周期T=200ns,T=200ns,数据总线宽度为数据总线宽度为6464位位, ,总线传送周期总线传送周期 =50ns.=50ns.问顺序问顺序存储器和交叉存储器的带宽各是多少存储器和交叉存储器的带宽各是多少? ?解解: :二者读出二者读出4 4个字的信息量均为个字的信息量均为64 64 4=256 4=256位；位；v所需时间不同所需时间不同, ,分别为分别为: :vT1=T+(m-1)T1=T+(m-1) =350ns=350nsvT2=mT =800nsT2=mT =800nsv带宽分别为：带宽分别为：vW1=2

30、56/350=73 W1=256/350=73 10 107 7位位/s /svW2=256/800=32 W2=256/800=32 10 107 7位位/s /s 例例: :某机器采用某机器采用4 4体交叉存储器体交叉存储器, ,今执行一今执行一小段循环程序小段循环程序, ,此程序放在存储器的连续此程序放在存储器的连续地址单元中地址单元中. .假设每假设每, ,条指令的执行时间条指令的执行时间相等相等, ,而且不需要到存储器存取数据而且不需要到存储器存取数据, ,请请问在下面两种情况中问在下面两种情况中( (执行的指令数相执行的指令数相等等), ),程序的运行时间是否相等程序的运行时间是否

31、相等? ?(1)(1)循环程序由循环程序由6 6条指令组成条指令组成, ,重复执行重复执行8080次次. .(2)(2)循环程序由循环程序由8 8条指令组成条指令组成, ,重复执行重复执行6060次次. .指令指令1 1指令指令5 5指令指令2 2指令指令6 6指令指令3 3指令指令4 4指令指令7 7指令指令8 8MM0 0MM3 3MM2 2MM1 1(1)T1=(T+7 (1)T1=(T+7 ) + 8 ) + 8 79=T+639 79=T+639 (2)(2)T2=T2=(T+7 (T+7 ) + 8 ) + 8 59=T+479 59=T+479 T1-T1-T2T2=160=16

32、0 T1T1T2T2解解:(1)6(1)6条指令条指令, ,重复重复8080次次(2)8(2)8条指令重复条指令重复6060次次例例: :设某计算机采用直接映像设某计算机采用直接映像Cache,Cache,已知主存容量为已知主存容量为4MB,Cache4MB,Cache容量为容量为4096B,4096B,字块长度为字块长度为8 8个字个字(32(32位位/ /字字). ). (1) (1)画出反映主存与画出反映主存与CacheCache映像关系的主存地址各字映像关系的主存地址各字段分配框图段分配框图, ,并说明各字段的名称及位数并说明各字段的名称及位数; ; (2) (2)设设cachecac

33、he初始状态为空初始状态为空, ,若若CPUCPU依次从主存第依次从主存第0,1,990,1,99号单元读出号单元读出100100个字个字 ( (主存一次读出一个字主存一次读出一个字), ),并重复按此次序读并重复按此次序读1010次次, ,问命中率为多少？问命中率为多少？ (3)(3)若若CacheCache的存取时间为的存取时间为50ns,50ns,主存的存取时间为主存的存取时间为500ns,500ns,根据根据(2)(2)求出的命中率求出的命中率, ,计算平均存取时间计算平均存取时间; ; (4) (4)计算计算Cache-Cache-主存系统的效率主存系统的效率. .解解:(1):(1

34、)回顾回顾计算机系统既可按照字节寻址计算机系统既可按照字节寻址, ,也可按也可按照字寻址照字寻址. .若某机主存容量为若某机主存容量为16K16K3232位位, ,如果采用如果采用字编址字编址, ,地址码地址码1414位位, ,如果采用字节编址如果采用字节编址, ,则地址码则地址码为为1616位。见下图。位。见下图。 字地址字地址字节地址字节地址0123456789ABFFFCHFFFDHFFFEH FFFFH0000 0000 0000 00000000 0000 0000 01000000 0000 0000 10001111 1111 1111 1100.字地址字地址03100 0000

35、 0000 000000 0000 0000 000100 0000 0000 001011 1111 1111 1111按字节编址与按字编址的区别按字节编址与按字编址的区别解解: :本题目中本题目中, ,主存容量为主存容量为4MB,Cache4MB,Cache容量为容量为4KB,4KB,字字长为长为3232位位(4B),(4B),字块大小为字块大小为8 8个字个字(32B),(32B),则地址分配则地址分配见下图所示见下图所示. .主存主存字地址字地址字节地址字节地址012345689AB3FFFFC3FFFFD3FFFFE 3FFFFF00 0000 0000 0000 0000 0000

36、00 0000 0000 0000 0000 010000 0000 0000 0000 0000 100011 1111 1111 1111 1111 1100.7主存容量主存容量4MB,4MB,其地址其地址2222位位, ,字块字块8 8个字个字, ,共共32B,32B,故块内地址故块内地址5 5位位. .主存分主存分4MB/4KB=24MB/4KB=21010组组, ,故组数故组数1010位位.Cache.Cache分分4KB/(24KB/(23 32 22 2)B=2)B=27 7块块, ,故组内块数故组内块数7 7位位. .组数组数(10(10位位) )组内块数组内块数(7(7位位)

37、 )块内地址块内地址(5(5位位) )(2)(2)由于由于CacheCache初始为空初始为空, ,且块长为且块长为8,8,故故CPUCPU第第一次读出一次读出100100个字时个字时, ,共有共有1313次未命中次未命中( (即读即读第第0 0、8 8、1616、9696号单元时未命中号单元时未命中), ),以后以后9 9次重复读这次重复读这100100个字时个字时, ,均命中均命中, ,故命中率为故命中率为: : (100 (10010-13)/1000 10-13)/1000 100% =98.7%100% =98.7%(3)(3)平均访问时间平均访问时间=0.987=0.98750ns+(1-0.987) 50ns+(1-0.987) 500ns=55.85ns500ns=55.85ns(4)Cache-(4)Cache-主存系统的效率为主存系统的效率为: : (50ns/55.85ns) (50ns/55.85ns) 100%=89.5%100%=89.5%例例:( :(大纲中示例题：二、综合应用题大纲中示例题：二、综合应用题43)43)某某计算机的主存地址位数为计算机的主存地址位数为3232位位, ,按字节编