微机原理第四章 16位微处理器

1、11 12 23 3概述概述8086/80888086/8088微处理器微处理器8086/80888086/8088的的CPUCPU总线总线4 4主要操作时序主要操作时序2 1 1 微处理器概述微处理器概述 微处理器(microprocessor)是微型计算机的运算及控制部件，也称中央处理单元(CPU)。它本身不构成独立的工作系统，因而它也不能独立地执行程序。通常，微处理器由算术逻辑部件(ALU)、控制部件、寄存器组和片内总线等几部分组成。 第一代微处理器是1971年Intel公司推出的4004，以后又推出了4040和8008。它们是4位及8位微处理器，只能进行串行的十进制运算，集成度达到2

2、000个晶体管片，用在各种类型的计算器中已经完全能满足要求。 第二代微处理器是1974年推出的8080，M6800及Z80等。它们是采用NMOS工艺的8位微处理器，集成度达到9 000个晶体管片。在许多要求不高的工业生产和科研开发中已可运用。这些8位微处理器构成的计算机系统对许多算术运算和其他操作都必须编制程序。8位微处理器只有16位地址线，最多可寻址64K个存储单元，对于具有大量数据的大型复杂程序都可能是不够的。3 1 1 微处理器概述微处理器概述 20 20世纪世纪7070年代后期，超大规模集成电路年代后期，超大规模集成电路(VLSI)(VLSI)投投入使用，出现了第三代微处理器。入使用，

3、出现了第三代微处理器。IntelIntel公司的公司的8086808680888088，MotorolaMotorola公司的公司的M68000M68000和和ZilogZilog公司的公司的Z8000Z8000等等1616位微处理器相继问世，它们的运算速度比位微处理器相继问世，它们的运算速度比8 8位微处理器快位微处理器快2 25 5倍，采用倍，采用HMOSHMOS高密度工艺，集成度达高密度工艺，集成度达29 00029 000个晶体个晶体管片，赶上或超过了管片，赶上或超过了2020世纪世纪7070年代小型机的水平。从年代小型机的水平。从此，传统的小型计算机受到严峻的挑战。此，传统的小型计算

4、机受到严峻的挑战。 20 20世纪世纪8080年代以来，年代以来，IntelIntel公司又推出了高性能的公司又推出了高性能的1616位微处理器位微处理器8018680186及及8028680286。它们与。它们与8086808680888088向上兼向上兼容。容。8028680286是为满足多用户和多任务系统的微处理器，速是为满足多用户和多任务系统的微处理器，速度比度比80868086快快5 56 6倍。处理器本身包含存储器管理和保护倍。处理器本身包含存储器管理和保护部件，支持虚拟存储体系。部件，支持虚拟存储体系。4 1 1 微处理器概述微处理器概述 1985 1985年，第四代微处理器年，

5、第四代微处理器8038680386及及M68020M68020推出市推出市场，集成度达场，集成度达4545万个晶体管片。它们是万个晶体管片。它们是3232位微处理器，位微处理器，时钟频率达时钟频率达40MHz40MHz，速度之快、性能之高，足以同高档，速度之快、性能之高，足以同高档小型机相匹敌。小型机相匹敌。总之，总之，2020世纪世纪7070年代至今，微处理器的发展是其他许年代至今，微处理器的发展是其他许多技术领域望尘莫及的，如多技术领域望尘莫及的，如19891989年推出了年推出了8048680486，19931993年推出了年推出了PentiumPentium及及8058680586等更

6、高性能的等更高性能的3232位及位及6464位微处位微处理器，它也促进了其他技术的进步。理器，它也促进了其他技术的进步。 本章以讲解本章以讲解1616位位8086808680888088微处理器为中心，第微处理器为中心，第5 5章再介绍章再介绍8038680386，8048680486及及PentiumPentium等芯片的原理。因为等芯片的原理。因为它们是当今许多流行的微型计算机，如它们是当今许多流行的微型计算机，如IBM PCIBM PC及许多兼及许多兼容机联想，同方，容机联想，同方，COMPAQCOMPAQ等个人计算机的等个人计算机的CPUCPU。52 21 13 3概述概述8086/8

7、0888086/8088微处理器微处理器8086/80888086/8088的的CPUCPU总线总线4 4主要操作时序主要操作时序6 微型机是由具有不同功能的一些部件组成的。中央处理微型机是由具有不同功能的一些部件组成的。中央处理单元单元(CPU)(CPU)是微型机的心脏，它决定了微型机的结构。要构成一是微型机的心脏，它决定了微型机的结构。要构成一台微型计算机，必须了解台微型计算机，必须了解CPUCPU的结构。本节将详细介绍的结构。本节将详细介绍8086/8088 CPU8086/8088 CPU的结构，它是掌握的结构，它是掌握80 x8680 x86微处理器和微处理器和IBM PCIBM P

8、C微型微型计算机的基础。计算机的基础。 80868086和和8088 CPU8088 CPU的内部基本相同，但它们的外部性能是有的内部基本相同，但它们的外部性能是有区别的。区别的。80868086是是1616位数据总线，而位数据总线，而80888088是是8 8位数据总线，在处理位数据总线，在处理一个一个1616位数据字时，位数据字时，80888088需要两步操作而需要两步操作而80868086只需要一步。只需要一步。 8086 8086和和8088 CPU8088 CPU的内部都采用的内部都采用1616位字进行操作及存储器位字进行操作及存储器寻址，两者的软件完全兼容，程序的执行也完全相同。然

9、而，寻址，两者的软件完全兼容，程序的执行也完全相同。然而，由于由于80888088要比要比80868086有较多的外部存取操作，所以，对相同的程有较多的外部存取操作，所以，对相同的程序，它将执行得较慢。这两种微处理器都封装在相同的序，它将执行得较慢。这两种微处理器都封装在相同的4040脚双脚双列直插组件列直插组件(DIP)(DIP)中。中。7 2.1 8086/8088CPU2.1 8086/8088CPU的结构的结构 8086 CPU8086 CPU从功能上可分为两部分，即总线接口部从功能上可分为两部分，即总线接口部件件(bus interface unit(bus interface un

10、it，缩写为，缩写为BIU)BIU)和执行部件和执行部件EU(executionEU(execution unit) unit)。80868086的内部结构如下图所示。的内部结构如下图所示。图的左半部分为执行单元图的左半部分为执行单元EUEU，右半部分为总线接口单，右半部分为总线接口单元元BIUBIU。EUEU不与外部总线不与外部总线( (或称外部世界或称外部世界) )相联，它只负相联，它只负责执行指令。而责执行指令。而BIUBIU则负责从存储器或外部设备中读取则负责从存储器或外部设备中读取指令和读指令和读/ /写数据，即完成所有的总线操作。这两个单写数据，即完成所有的总线操作。这两个单元处于

11、并行工作状态，可以同时进行读元处于并行工作状态，可以同时进行读/ /写操作和执行写操作和执行指令的操作。这样就可以充分利用各部分电路和总线，指令的操作。这样就可以充分利用各部分电路和总线，提高微处理器执行指令的速度。提高微处理器执行指令的速度。8 2.1 8086/8088CPU2.1 8086/8088CPU的结构的结构9直接寻址的执行MOV AX,DS:2000H10 （1 1）执行单元执行单元EU(execution unit)EU(execution unit) （2 2）总线接口单元总线接口单元BIU(bus interface unit) BIU(bus interface uni

12、t) EUEU负责负责执行指令执行指令，完成两种操作：算术逻辑运算、，完成两种操作：算术逻辑运算、计算存储器操作数的偏移地址计算存储器操作数的偏移地址BIUBIU完成所有的完成所有的总线操作总线操作EUEU和和BIUBIU并行并行工作，可以同时进行读工作，可以同时进行读/ /写操作和执行写操作和执行指令的操作指令的操作 2.1 8086/8088CPU2.1 8086/8088CPU的结构的结构118 8个个通用通用寄存器寄存器2 2个个控制寄存器控制寄存器4 4个个段寄存器段寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器12l通用寄存器共通用寄存器共8 8个：

13、个：AX,BX,CX,DX,SP,BP,SI,DIAX,BX,CX,DX,SP,BP,SI,DI，均，均为为1616位位, ,在在EUEU部件中部件中lAX,BX,CX,DXAX,BX,CX,DX均可分成高均可分成高8 8位和低位和低8 8位，作为独立的位，作为独立的8 8位寄存器使用：位寄存器使用：AH,AL,BH,BL,CH,CL,DH,DLAH,AL,BH,BL,CH,CL,DH,DLlAXAX累加器，累加器，BXBX基址寄存器基址寄存器 CX CX计数寄存器，计数寄存器，DXDX数据寄存器数据寄存器 SP SP堆栈指示器，堆栈指示器，BPBP基址指示器基址指示器 SI SI源变址寄存器

14、，源变址寄存器，DIDI目的变址寄存器目的变址寄存器 1. 1.通用寄存器通用寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器13IP IP 硬件电路，能自动跟踪指令地址。硬件电路，能自动跟踪指令地址。 在开始执行程序时在开始执行程序时, ,赋给赋给IPIP第一条指令的地第一条指令的地址址, ,然后每取一条指令然后每取一条指令,IP,IP的值就自动指向下的值就自动指向下一条指令的地址一条指令的地址2. 2.指令指示器指令指示器IP(instructionIP(instruction point) point)2.2 8086/8088 2.2 8086/8088

15、的寄存器的寄存器149 9个个标志位，其中标志位，其中6 6个状态标志，个状态标志，3 3个控制标志个控制标志3. 3.状态标志寄存器状态标志寄存器(status flags)(status flags)2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器15l进位标志位进位标志位CF CF 加减运算执行后，加减运算执行后，最高位最高位有进位或借位，有进位或借位，CF=1CF=1；无进位或借位，无进位或借位，CF=0CF=0 主要用于多字节加减运算主要用于多字节加减运算l辅助进位标志位辅助进位标志位AF AF 最低最低4 4位位D3D3D0D0位位有进位或借位，有进位或借位

16、，AF=1AF=1；无进位；无进位或借位，或借位，AF=0AF=0 用于用于BCDBCD数的算术运算数的算术运算( (调整调整) )指令指令 （1 1）状态标志）状态标志反映反映EUEU执行算术或逻辑运算后的结果执行算术或逻辑运算后的结果2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器16l溢出标志位溢出标志位OF OF 运算结果超出了机器数所能表示的数的范围运算结果超出了机器数所能表示的数的范围OF=1OF=1；反之，反之，OF=0OF=0 该标志表示运算结果是否产生了溢出该标志表示运算结果是否产生了溢出 l符号标志位符号标志位SF SF 结果为负数，结果为负数，SF

17、=1SF=1；结果为正数，；结果为正数，SF=0SF=0l零标志位零标志位 结果为结果为0 0，ZF=1ZF=1；结果不为；结果不为0 0，ZF=0 ZF=0 l奇偶标志位奇偶标志位PFPF 结果低八位中结果低八位中1 1的个数为偶数，的个数为偶数，PF=1PF=1；为奇数，；为奇数，PF=0PF=0。用于检查数据在传送过程中是否发生错误。用于检查数据在传送过程中是否发生错误 2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器17l方向标志位方向标志位DFDF 控制数据串操作指令的步进方向控制数据串操作指令的步进方向 DF=1,DF=1,地址增址地址增址;DF=0,;DF

18、=0,地址减址地址减址l中断允许标志位中断允许标志位IF IF 控制控制CPUCPU是否开中断是否开中断. IF=1,. IF=1, CPUCPU开中断开中断 IF=0, IF=0, CPUCPU关中断关中断l追踪标志位追踪标志位TFTF（陷阱标志位）（陷阱标志位） TF=1 TF=1，CPUCPU单步执行程序，常用于程序的调试单步执行程序，常用于程序的调试 TF=0 TF=0，CPUCPU正常执行程序正常执行程序 （2 2）控制标志）控制标志用于控制用于控制CPUCPU的操作。的操作。 2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器18 8086/8088 8086

19、/8088有有2020条地址线，存储器的物理地址必须条地址线，存储器的物理地址必须用用2020位二进制数表示。位二进制数表示。ALUALU只能处理只能处理1616位的地址运算，位的地址运算，与地址有关的寄存器都只有与地址有关的寄存器都只有1616位。因此位。因此8086/80888086/8088把把2020位的存储器地址分成若干个段来表示。段寄存器就是用位的存储器地址分成若干个段来表示。段寄存器就是用来存放来存放段基址（段基址（段的起始地址的高段的起始地址的高1616位地址）位地址）的寄存器。的寄存器。段内再由段内再由1616位二进制数来寻址，位二进制数来寻址，段内寻址的段内寻址的1616位

20、二进制位二进制数数是段起始地址到存储单元的字节距离，称为段内是段起始地址到存储单元的字节距离，称为段内偏移偏移地址地址。 存储单元的地址由段基址或段寄存器和偏移地址存储单元的地址由段基址或段寄存器和偏移地址两部分组成，用冒号连接段基址或段寄存器和偏移地址，两部分组成，用冒号连接段基址或段寄存器和偏移地址，像这样表示的地址称为像这样表示的地址称为逻辑地址逻辑地址。 段基址：偏移地址段基址：偏移地址 或或 段寄存器：偏移地址段寄存器：偏移地址4. 4.段寄存器段寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器19CSCS存放代码段的存放代码段的段基址段基址SSSS存放

21、堆栈段的存放堆栈段的段基址段基址DSDS存放数据段的存放数据段的段基址段基址ESES存放附加数据段的存放附加数据段的段基址段基址代码段的逻辑地址代码段的逻辑地址 CS:IPCS:IP堆栈段的逻辑地址堆栈段的逻辑地址 SS:SP SS:SP20 1.1.存储器分段存储器分段 8086/8088 8086/8088有有2020条地址线，可以寻址条地址线，可以寻址1M1M字节，每个字节所对应的字节，每个字节所对应的2020位的地址称为物理地址。位的地址称为物理地址。2020位的物理地址在位的物理地址在CPUCPU内部就应有内部就应有2020位位的地址寄存器，而机内的寄存器是的地址寄存器，而机内的寄存

22、器是1616位的，位的，1616位寄存器只能寻址位寄存器只能寻址64KB64KB。所以把。所以把1M1M字节的存储器分为若干个逻辑段，其中每一个段最字节的存储器分为若干个逻辑段，其中每一个段最多可寻址多可寻址64KB64KB。存储器的分段并不是唯一的，段与段之间可以部分。存储器的分段并不是唯一的，段与段之间可以部分重叠、完全重叠、连续排列、断续排列，允许它们在整个存储空间重叠、完全重叠、连续排列、断续排列，允许它们在整个存储空间浮动，非常灵活。对于一个具体的存储单元来说，它可以属于一个浮动，非常灵活。对于一个具体的存储单元来说，它可以属于一个逻辑段，也可以同时属于几个逻辑段。如下图所示，地址逻

23、辑段，也可以同时属于几个逻辑段。如下图所示，地址00000H00000H0FFFFH0FFFFH为一个段，地址为一个段，地址00010000101000FH1000FH为一个段，为一个段，地址，地址F0000HF0000HFFFFFHFFFFFH为一个段。为一个段。00020H00020H单元既属于单元既属于00000H00000H0FFFFH0FFFFH段，段，又属于又属于00010H00010H1000FH1000FH段，同时还属于段，同时还属于00020H00020H1001FH1001FH段。段基址段。段基址和偏移地址一样都是和偏移地址一样都是1616位无符号二进制整数，其值可为位无符

24、号二进制整数，其值可为0000H0000HFFFFHFFFFH，这样每一个段就一定开始于一个能被，这样每一个段就一定开始于一个能被1616整除的地址整除的地址( (即该地即该地址的最低四位为全址的最低四位为全0)0)。2.3 2.3 存储器分段和物理地址的生成存储器分段和物理地址的生成212.3 2.3 存储器分段和物理地址的生成存储器分段和物理地址的生成22将段寄存器的值即将段寄存器的值即段基址乘以段基址乘以10H(10H(将将1616位二进制数逻辑位二进制数逻辑左移左移4 4位位) )得到得到2020位位的段首址，然后与的段首址，然后与1616位的偏移地址相位的偏移地址相加得到加得到202

25、0位的物理位的物理地址，如右图所示。地址，如右图所示。 2. 物理地址的形成：物理地址的形成： 段寄存器的值段寄存器的值10H+10H+偏移地址偏移地址2.3 2.3 存储器分段和物理地址的生成存储器分段和物理地址的生成23 例如：例如： 逻辑地址逻辑地址0001H0001H：1010H1010H对应的对应的 物理地址为物理地址为00010H+1010H=01020H00010H+1010H=01020H 再如：再如： 逻辑地址逻辑地址0101H0101H：0010H0010H对应的对应的 物理地址为物理地址为01010H+0010H=01020H01010H+0010H=01020H2.3

26、2.3 存储器分段和物理地址的生成存储器分段和物理地址的生成243 32 21 1概述概述8086/80888086/8088微处理器微处理器8086/80888086/8088的的CPUCPU总线总线4 4主要操作时序主要操作时序253.1 8086/80883.1 8086/8088的引线及功能的引线及功能 8086/80888086/8088均为均为4040条引线、双列直插式封装，某些引线条引线、双列直插式封装，某些引线有多重功能，其功能转换有两种情况：一种是有多重功能，其功能转换有两种情况：一种是分时复用分时复用，另一种是按另一种是按组态组态定义定义. .最小组态最小组态用用80888

27、088微处理器构成一个较小系统，即所连微处理器构成一个较小系统，即所连的存储器容量不大，的存储器容量不大，I/OI/O端口也不多，此时系统的控制端口也不多，此时系统的控制总线由总线由80888088直接直接提供提供. .最大组态最大组态用用80888088构成一个较大系统时，系统的控制信构成一个较大系统时，系统的控制信号不能由号不能由CPUCPU直接提供，而必须由直接提供，而必须由总线控制器总线控制器控制产生控制产生. .用用80888088微处理器构成系统时，有两种不同的组态：微处理器构成系统时，有两种不同的组态：26数据与数据与低低8 8位地址位地址分时复用分时复用状态与状态与高高4 4位

28、地址位地址分时复用分时复用最大最大（最小）（最小）组态下组态下的控制的控制信号信号8088 CPU8088 CPU引线的排列引线的排列 与组态无关与组态无关的引线的引线电源和定时线电源和定时线控制控制工作在工作在什么什么组态组态8088CPU8088CPU的引线信号：的引线信号：1.1.地址和数据线地址和数据线2.2.控制和状态线控制和状态线3.3.电源和定时线电源和定时线27（1 1）AD7AD7AD0 AD0 低低8 8位地址位地址/ /数据线数据线. .利用内部的多利用内部的多路开关，数据与低路开关，数据与低8 8位地址位地址分时复用分时复用这些引线这些引线. .当当CPUCPU访问存储

29、器或外设时，先输出访问地址，访问存储器或外设时，先输出访问地址，由外部锁存器锁存地址，再读由外部锁存器锁存地址，再读/ /写所需要的数据写所需要的数据（2 2）A A1515A A8 8 中间中间8 8位地址线位地址线.8088.8088内部锁存内部锁存1.1.地址和数据线地址和数据线3.1 8086/80883.1 8086/8088的引线及功能的引线及功能28（3 3）A19A19A16/S6A16/S6S3 S3 高四位地址高四位地址/ /状态线状态线. .地址地址与状态与状态分时复用分时复用. .访问外设时，访问外设时，4 4位地址线不用位地址线不用. . 存储器的读存储器的读/ /写

30、和写和I/OI/O操作时这些线用来输出状态操作时这些线用来输出状态信息：信息： S6 S5 S4 S3 S6 S5 S4 S3 0 F 0 F的的IFIF位位 0 0 ES0 0 ES 0 1 SS 0 1 SS 1 0 CS 1 0 CS 1 1 DS 1 1 DS 3.1 8086/80883.1 8086/8088的引线及功能的引线及功能29 分两种：一种分两种：一种80888088组态有关的线，另一类是与组态无关的线组态有关的线，另一类是与组态无关的线(1)(1)MN/MXMN/MX 控制控制80888088工作与什么组态工作与什么组态. .接电源（接电源（+5V+5V），），8088

31、8088处处于最小组态，接地于最小组态，接地，80888088处于处于最大组态最大组态(2)(2)最小组态最小组态下的控制信号线下的控制信号线lIO/M IO/M 输入输出输入输出/ /存储器选择存储器选择信号信号. .输出低电平输出低电平访存；输出访存；输出高电平高电平访问访问I/OI/O端口端口lWR WR 写信号写信号. .低电平有效，在执行存储器或低电平有效，在执行存储器或I/OI/O端口的写操作端口的写操作时输出的一个选通信号时输出的一个选通信号lINTA INTA 中断响应中断响应信号信号. .低电平有效低电平有效. .是是80888088响应外部响应外部INTRINTR而发而发出

32、的中断响应信号出的中断响应信号2.2.控制和状态线控制和状态线3.1 8086/80883.1 8086/8088的引线及功能的引线及功能30lALE ALE 地址锁存允许地址锁存允许信号信号. . 是是80888088发出的选通脉冲，发出的选通脉冲，将将AD7AD7AD0AD0和和A19/S6A19/S6A16/S3A16/S3上出现的地址锁存到上出现的地址锁存到外部地址锁存器中外部地址锁存器中lDT/R DT/R 数据发送数据发送/ /接收接收信号信号. . 低电平低电平接收数据，高接收数据，高电平电平发送数据发送数据lDEN DEN 数据允许数据允许信号信号. .低电平有效低电平有效lS

33、SO SSO 系统状态输出信号系统状态输出信号. .与与IO/MIO/M、DT/RDT/R一起，反映一起，反映80888088所执行的操作所执行的操作lHOLD HOLD 保持请求保持请求信号信号. .用于直接存储器存取操作，即用于直接存储器存取操作，即DMADMA请求输入信号请求输入信号lHLDA HLDA 保持响应保持响应信号信号.DMA.DMA响应回答信号响应回答信号3.1 8086/80883.1 8086/8088的引线及功能的引线及功能31(3)(3)最大组态最大组态下的控制信号线下的控制信号线lS2S2，S1S1，S0 3S0 3个状态信号个状态信号. . 其译码输出作为其译码输

34、出作为80888088工作工作在最大组态时，对存储器和在最大组态时，对存储器和I/OI/O端的口读端的口读/ /写操作信号写操作信号. . 3 3个状态信号与个状态信号与CPUCPU所执行的操作见所执行的操作见P177,P177,表表4-14-1lRQ/GTRQ/GT0 0、RQ/GTRQ/GT1 1 总线请求总线请求/ /允许允许信号信号. . 双向，低电平双向，低电平有效有效. . 两个外设同时发出总线请求时，两个外设同时发出总线请求时，RQ/GTRQ/GT0 0优先权优先权高于高于RQ/GTRQ/GT1 1lLOCK LOCK 锁定信号锁定信号. .低电平有效低电平有效. .该信号由前缀

35、指令该信号由前缀指令LOCKLOCK使使其有效；有效时，别的总线设备不能取得对系统其有效；有效时，别的总线设备不能取得对系统3 3总线总线的控制权的控制权 lQSQS0 0，QSQS1 1 队列状态队列状态信号信号. .用于提供用于提供80888088指令队列状态指令队列状态 3.1 8086/80883.1 8086/8088的引线及功能的引线及功能32(4)(4)与组态无关的引线与组态无关的引线lRD RD 读选通读选通信号信号. .低电平时有效，表示正在进行存储低电平时有效，表示正在进行存储器或器或I/OI/O读操作读操作lREADY READY 准备就绪准备就绪信号信号. .是是CPU

36、CPU寻址的存储器或寻址的存储器或I/OI/O口送口送来的响应信号来的响应信号lTEST TEST 测试信号测试信号. .它是由它是由WAITWAIT指令测试的信号指令测试的信号. .低电平低电平时，执行时，执行WAITWAIT后面的指令；高电平时，后面的指令；高电平时，CPUCPU进入空转进入空转等待状态等待状态lINTR INTR 中断请求中断请求信号信号. .它是外设发来的它是外设发来的可屏蔽中断可屏蔽中断请请求信号，可由标志寄存器中的中断允许标志位来屏求信号，可由标志寄存器中的中断允许标志位来屏蔽蔽lNMI NMI 非屏蔽中断请求非屏蔽中断请求信号信号. .它是边沿触发信号，是不它是边

37、沿触发信号，是不可屏蔽的可屏蔽的lRESETRESET 复位信号复位信号3.1 8086/80883.1 8086/8088的引线及功能的引线及功能33lVCC VCC 电源线电源线. .要求加要求加5V5V10%10%的电压的电压 lGND GND 地线地线.8086/8088.8086/8088有两条地线，这两条地线都有两条地线，这两条地线都要接地要接地 lCLK CLK 时钟信号时钟信号. .一般由时钟信号发生器一般由时钟信号发生器82848284输出，输出，它提供它提供80888088的定时操作的定时操作.8088.8088的标准时钟频率为的标准时钟频率为5MHz5MHz 3.3.电源

38、和定时线电源和定时线3.1 8086/80883.1 8086/8088的引线及功能的引线及功能343.2 3.2 80888088的的CPUCPU系统系统1.1.地址锁存器地址锁存器80888088在访问存储器或在访问存储器或I/OI/O设备时，设备时，低低8 8位位/ /高高4 4位地位地址与数据址与数据/ /状态分时复用，先输出地址，后输出数状态分时复用，先输出地址，后输出数据据/ /状态，为了不使状态，为了不使先送出的地址丢失，用先送出的地址丢失，用80888088组组建系统时，必须用地址锁存器建系统时，必须用地址锁存器 三态地址锁存器三态地址锁存器82828282、74LS373 7

39、4LS373 3574LS37374LS3738D8D锁存器锁存器，其引线排列和功能为：，其引线排列和功能为：3.2 3.2 80888088的的CPUCPU系统系统362.2.双向总线驱动器双向总线驱动器74LS24574LS2458 8总线传送器总线传送器，引线排列如图：，引线排列如图：功能：功能： 输出允许输出允许G G 传送方向传送方向DIRDIR 操作操作 L H ABL H AB L L BA L L BA H H 隔离隔离增强增强8088的负载能力的负载能力3.2 3.2 80888088的的CPUCPU系统系统373.3.时钟发生器时钟发生器8284A8284A 8088808

40、8内部没有时钟信号产生电路。而用内部没有时钟信号产生电路。而用82848284向向80888088及系统提供符合定时要求的时钟信号及系统提供符合定时要求的时钟信号CLKCLK、准备好、准备好信号信号READYREADY、复位信号、复位信号RESETRESET其内部结构的框图如下图所示：其内部结构的框图如下图所示：3.2 3.2 80888088的的CPUCPU系统系统388284A8284A的框图的框图3.2 3.2 80888088的的CPUCPU系统系统394.4.总线控制器总线控制器82888288 u 作用：工作在最大组态时，作用：工作在最大组态时，80888088不直接提供总线控制信

41、号不直接提供总线控制信号（如（如ALEALE、存储器读、存储器读/ /写、写、I/OI/O读写等），它只提供状态信号读写等），它只提供状态信号S0S0S2S2，82888288对状态信号译码转换为总线控制信号对状态信号译码转换为总线控制信号u 电路：电路：状态译码器状态译码器 对对S0S0S2S2译码译码命令信号发生器命令信号发生器 产生命令信号产生命令信号控制信号产生器控制信号产生器 产生总线控制信号；产生总线控制信号；控制逻辑控制逻辑 控制控制82888288工作方式工作方式。3.2 3.2 80888088的的CPUCPU系统系统40u 命令信号命令信号 MRDC MRDC 存储器读命令

42、存储器读命令. .通知被选中单元，把数据发送到数据总线上通知被选中单元，把数据发送到数据总线上 MWTC MWTC 存储器写命令存储器写命令. .把数据线上的数据，写入被选中存储单元把数据线上的数据，写入被选中存储单元 IORC I/O IORC I/O读命令读命令. .通知被选中通知被选中I/OI/O口，把数据发送到数据总线上口，把数据发送到数据总线上 IOWC I/O IOWC I/O写命令写命令. .把数据线上的数据写入被选中把数据线上的数据写入被选中I/OI/O口口 AMWC AMWC 存储器超前写存储器超前写. .同同MWTCMWTC，只是提前一个时钟脉冲，只是提前一个时钟脉冲 AI

43、OWC I/O AIOWC I/O超前写超前写. .同同IOWCIOWC，超前一个时钟脉冲，超前一个时钟脉冲 INTA INTA 中断响应命令中断响应命令4.4.总线控制器总线控制器82888288 3.2 3.2 80888088的的CPUCPU系统系统41u 总线控制信号总线控制信号 DT/R DT/R 数据发送数据发送/ /接收信号接收信号 DEN DEN 数据允许信号数据允许信号 MCE/PDEN MCE/PDEN 设备级联允许设备级联允许/ /外部数据允许信号外部数据允许信号 ALE ALE 地址锁存信号地址锁存信号4.4.总线控制器总线控制器82888288 3.2 3.2 808

44、88088的的CPUCPU系统系统425.5.最小组态下的最小组态下的8088CPU8088CPU系统系统 80888088工作于最小组态工作于最小组态系统地址总线系统地址总线系统数据总线系统数据总线系统控制总线系统控制总线3.2 3.2 80888088的的CPUCPU系统系统43u A19 A19A16A16，A7A7A0A0为分时复用线，必须用地址锁存器为分时复用线，必须用地址锁存器74LS37374LS373或或82828282把这把这1212位地址锁存位地址锁存.A15.A15A8A8不用锁存不用锁存. .在此全部锁存在此全部锁存u 数据线可加双向驱动器，也可直接输出（小系统）数据线

45、可加双向驱动器，也可直接输出（小系统）. .用用80888088的数的数据允许信号据允许信号DENDEN接接245245的的OEOE， 80888088的的收发控制的的收发控制DT/RDT/R接接245245的的DIRDIRu 8088 8088的控制线可直接作系统的控制线可直接作系统控制总线，控制总线，RDRD、WRWR和和IO/MIO/M经组经组合形成存储器读合形成存储器读/ /写信号和写信号和I/OI/O读读/ /写信号写信号. .组合逻辑电路组合逻辑电路如右图所示。如右图所示。5.5.最小组态下的最小组态下的8088CPU8088CPU系统系统 3.2 3.2 80888088的的CP

46、UCPU系统系统446.6.最大组态下的最大组态下的8088CPU8088CPU系统系统 80888088工作于最大组态工作于最大组态82888288工作在工作在系统总线方式系统总线方式管理系统中断管理系统中断系统地址总线系统地址总线系统数据总线系统数据总线82888288控制形成控制形成控制总线控制总线3.2 3.2 80888088的的CPUCPU系统系统454 42 23 3概述概述8086/80888086/8088微处理器微处理器8086/80888086/8088的的CPUCPU总线总线1 1主要操作时序主要操作时序46 计算机是在计算机是在程序控制程序控制下工作的，每条指令的执下

47、工作的，每条指令的执行，都要经过行，都要经过取指，译码，执行取指，译码，执行三个阶段，这些三个阶段，这些操作都是在时钟脉冲操作都是在时钟脉冲CLKCLK的统一控制下一步一步进的统一控制下一步一步进行的，它们都需要一定的时间行的，它们都需要一定的时间47u T T状态状态CPUCPU处理动作的最小单位，即一个时钟周期处理动作的最小单位，即一个时钟周期. .如：如：80888088的时钟频率为的时钟频率为5MHz5MHz，故时钟周期或，故时钟周期或1 1个个T T状态为状态为200ns200ns u 指令周期指令周期执执行一条指令所需要的时间行一条指令所需要的时间. .80888088中不同指令的

48、指令周期是不等长的中不同指令的指令周期是不等长的. .最短最短2 2个时钟周个时钟周期，最长期，最长200200个时钟周期（如：个时钟周期（如：1616位乘除法指令）位乘除法指令）u 总线周期总线周期把指令周期划分为一个个总线周期把指令周期划分为一个个总线周期. .基本基本的总线周期有存储器读的总线周期有存储器读/ /写、写、I/OI/O端口读端口读/ /写和中断响应写和中断响应周期周期如如, ,从存储器存取一个字节就是一个总线周期从存储器存取一个字节就是一个总线周期4.1 4.1 指令周期、总线周期和指令周期、总线周期和T T状态状态48 80868088 CPU中各单元之间以及与外设中各单

49、元之间以及与外设的数据交换，都是通过总线来进行的。总的数据交换，都是通过总线来进行的。总线周期有两种情况，即线周期有两种情况，即总线读周期总线读周期及及总线总线写周期写周期。 总线读周期总线读周期指指CPU从存储器或外设端口读从存储器或外设端口读取数据。取数据。 总线写周期总线写周期指指CPU把数据写入存储器或外把数据写入存储器或外设端口。设端口。1.最小模式下的总线操作4.2 4.2 最小组态下的时序最小组态下的时序49CLKCLKM/IOM/IOM/IO=1,M/IO=1,读读M, M/IO=0,M, M/IO=0,读读I/O.I/O. A19/S6A16/S3A19/S6A16/S3 地

50、址输出地址输出状态输出状态输出T1 T2 T3 TW TW T4BHE/S7BHE/S7 A15A8A15A8AD7AD0 AD7AD0 地址输出地址输出 数据输入数据输入ALEALE RDRD DT/RDT/RDENDEN图图 8086/80888086/8088最小组态读周期时序最小组态读周期时序 BHE/SBHE/S7 7 ：在：在T1T1状态，输出的状态，输出的BHEBHE信号常常作为奇地址存信号常常作为奇地址存储体的体选信号，偶地址存储体的体选信号用地址储体的体选信号，偶地址存储体的体选信号用地址A A0 0。ADAD1515ADAD0 0：在：在T1T1状态，输出地址信息；在状态，

51、输出地址信息；在T2T2状态，进入状态，进入高阻状态，为读入数据作准备；高阻状态，为读入数据作准备；T3T4T3T4状态，数据呈现状态，数据呈现在该总线上。在该总线上。ALEALE：在：在T1T1状态，输出地址锁存信号。状态，输出地址锁存信号。RDRD：在：在T2T4T2T4期间，输出读脉冲。期间，输出读脉冲。DT/ RDT/ R、DENDEN： DT/ RDT/ R用作控制数据的传输方向，用作控制数据的传输方向， DENDEN实现数据的选通。实现数据的选通。T TW W状态：状态：CPUCPU在在T3T3状态的前沿（下降沿处）对状态的前沿（下降沿处）对READYREADY信号进行信号进行采样

52、，以确定是否增加采样，以确定是否增加T TW W。在最后一个在最后一个T TW W状态中，总线的动状态中，总线的动作和在作和在T T3 3状态时完全一样。状态时完全一样。T T4 4状态：在状态：在T4T4状态和前一个状态交界的下降沿处，状态和前一个状态交界的下降沿处，CPUCPU对对数据总线进行采样，从而获得数据。数据总线进行采样，从而获得数据。（1 1）M/IOM/IO：从：从T1T1状态到状态到T4T4状态一直保持有效。状态一直保持有效。A A1919/A/A6 6A A1616/S/S3 3 ：在：在T1T1状态，输出地址信息；在其它状态状态，输出地址信息；在其它状态输出状态信息输出状

53、态信息S S6 6S S3 3。50 M/IO: 当当 CPU 准备开始一个总线读周期时，准备开始一个总线读周期时，用用 M/IO 信号指出当前执行的读操作是从存储信号指出当前执行的读操作是从存储器读，还是从器读，还是从I/O 端口读。端口读。M/IO 信号的有效信号的有效电平一直保持到整个总线周期的结束。电平一直保持到整个总线周期的结束。 AD7AD0, A8 A15, A19/S7A16/S3: 在在 T1 状态，状态，CPU 经地址经地址/数据复用线数据复用线 AD7AD0, A8 A15 ，地址，地址/状态复用线状态复用线 A19/S7A16/S3 发发出出20位地址信息。位地址信息。

54、(1) T1状态状态 51 BHE, ALE: 发出地址信息的同时发出地址信息的同时 BHE 和和 ALE 控制信号有效控制信号有效。 BHE BHE 信号用来表示高位数据线上的信息可以使信号用来表示高位数据线上的信息可以使用，用该信号作为奇地址存储体的选择信号，用，用该信号作为奇地址存储体的选择信号，配合地址信号来实现对存储单元的寻址。配合地址信号来实现对存储单元的寻址。 ALE ALE 信号作为地址锁存信号，启动锁存器信号作为地址锁存信号，启动锁存器 82128212，在，在 ALE ALE 信号下降沿将信号下降沿将2020位地址和位地址和BHE BHE 信号锁信号锁存。从而把地址信息和状

55、态信息分开。存。从而把地址信息和状态信息分开。52(2) T2状态 A19/S6A16/S3:在在T2状态时，状态时，A19/S6A16/S3 上的地址信号消失，而出现上的地址信号消失，而出现 S6S3 状态信号，这些状态信号保持到读周期结状态信号，这些状态信号保持到读周期结束，状态信号用来表明当前正在使用哪一束，状态信号用来表明当前正在使用哪一个段寄存器，指示可屏蔽中断允许标志个段寄存器，指示可屏蔽中断允许标志 IF 的状态，以及表明的状态，以及表明8086 CPU当前是连在总当前是连在总线上。线上。 AD7AD0, A8 A15 :变成高阻状态，为读变成高阻状态，为读入数据作准备。入数据作

56、准备。53 RD :有效信号为由高电平变成低电平，送至有效信号为由高电平变成低电平，送至存储器或存储器或I/O端口，开始从被选中的存储单元端口，开始从被选中的存储单元或或I/O端口读取数据。端口读取数据。 DEN :也变成低电平有效信号，启动收发器也变成低电平有效信号，启动收发器8286，与在，与在T1状态时已有效的状态时已有效的DT/信号一样信号一样，做好了接收来自存储器或，做好了接收来自存储器或I/O端口的数据。端口的数据。 54 (3) T3状态状态 AD7AD0, A8 A15 ：若存储器或若存储器或 I/O 端口端口已做好数据准备而不需要等待状态时，在已做好数据准备而不需要等待状态时

57、，在T3期间将数据放到数据总线上，在期间将数据放到数据总线上，在T3结束时，结束时，CPU从从AD7AD0, A8 A15上读取数据。上读取数据。 (4) TW状态状态 若存储器或若存储器或 I/O设备来不及把数据放到数据总设备来不及把数据放到数据总线上，则发出一个低电平信号到线上，则发出一个低电平信号到CPU的的READY端，使端，使 CPU 在在 T3 和和 T4 之间插入一个或几个之间插入一个或几个TW状态等待存储器或状态等待存储器或I/O端口的数据。端口的数据。55 8086 CPU这时的工作过程是：这时的工作过程是： 在在T3T3状态开始测试状态开始测试READYREADY引脚信号，

58、若发现为引脚信号，若发现为高电平，则表示存储器或高电平，则表示存储器或 I/O I/O 端口能按时将数端口能按时将数据送上数据总线，据送上数据总线，T3 T3 状态之后即进入状态之后即进入 T4 T4 状态状态； 若测试到若测试到READYREADY为低电平，则在为低电平，则在T3T3状态结束后状态结束后，不进入，不进入T4T4状态，而插入一个或几个状态，而插入一个或几个TWTW状态状态，在每个，在每个 TWTW状态开始，状态开始，CPUCPU都测试都测试READYREADY线线，只有发现它为高电平后，才在该，只有发现它为高电平后，才在该TWTW结束后结束后进入进入T4T4状态。状态。 在最后

59、一个在最后一个TW状态，数据已经出现在数据总线状态，数据已经出现在数据总线上。所以，在最后一个上。所以，在最后一个 TW 状态中，总线的动作状态中，总线的动作和基本总线周期中和基本总线周期中 T3 状态所完成的动作完全一样状态所完成的动作完全一样。而在其他的。而在其他的 TW 状态，所有控制信号的电平和状态，所有控制信号的电平和 T3 状态的一样，但数据尚未出现在数据总线上。状态的一样，但数据尚未出现在数据总线上。 56 (5) T4状态状态 所有引脚：所有引脚：恢复恢复T1前状态。在前状态。在T4状态和前一个状态和前一个状态交界的下降沿处，状态交界的下降沿处，CPU 对数据总线进行采样对数据

60、总线进行采样，读取数据。，读取数据。57图图 最小组态下的总线写周期时序：最小组态下的总线写周期时序： CLKCLK T1 T2 T3 TWT1 T2 T3 TWTW T4TW T4 M/IOM/IO A19/S6A16/S3A19/S6A16/S3 地址输出地址输出 状态输出状态输出 BHE/S7BHE/S7 地址地址 数据输出数据输出 ALEALE WRWRDT/ RDT/ RDENDENM/IO=1,M/IO=1,读读M, M/IO=0,M, M/IO=0,读读I/O.I/O. A15A8A15A8AD7AD0 AD7AD0 58 2. 8086 CPU最小模式下的总线写周期最小模式下的