《计算机组成原理》中央处理机的组织练习题

1、1. 在计算机体系结构中，在计算机体系结构中，CPU内部包括程序内部包括程序计数器计数器PC、存储器数据寄存器、存储器数据寄存器MDR、指令、指令寄存器寄存器IR和存储器地址寄存器和存储器地址寄存器MAR等。若等。若CPU要执行的指令为：要执行的指令为：MOV R0，#100（即（即将数将数100传送到寄存器传送到寄存器R0中），则中），则CPU首先首先要完成的操作是（要完成的操作是（ ）。）。A.100R0B.100MDRC.PCMARD.PCIRC考指令执行过程考指令执行过程指令执行的第一步就是取指令指令执行的第一步就是取指令2. 以下说法中错误的是（以下说法中错误的是（ ）。）。A. 指

2、令执行过程中的第一步就是取指令操作指令执行过程中的第一步就是取指令操作B.为了进行取指令操作，控制器需要得到相应为了进行取指令操作，控制器需要得到相应的指令的指令C.取指令操作是控制器自动进行的取指令操作是控制器自动进行的D.在指令长度相同的情况下，所有取指令操作在指令长度相同的情况下，所有取指令操作都是相同的都是相同的B考指令执行过程的概念考指令执行过程的概念取指令操作是公共操作，也就是每条取指令操作是公共操作，也就是每条指令都有的，如果所有指令长度都相指令都有的，如果所有指令长度都相同，取指令操作也是相同。同，取指令操作也是相同。3.相对于微程序控制器，硬布线控制器的特点是相对于微程序控制

3、器，硬布线控制器的特点是( )A.指令执行速度慢，指令功能的修改和扩展容易指令执行速度慢，指令功能的修改和扩展容易B.指令执行速度慢，指令功能的修改和扩展难指令执行速度慢，指令功能的修改和扩展难C.指令执行速度快，指令功能的修改和扩展容易指令执行速度快，指令功能的修改和扩展容易D.指令执行速度快，指令功能的修改和扩展难指令执行速度快，指令功能的修改和扩展难D2009硬布线控制器硬布线控制器4. 在采用增量计数器法的微指令中，下一条微在采用增量计数器法的微指令中，下一条微指令的地址存放的位置是（指令的地址存放的位置是（ ）。）。A. 在当前微指令中在当前微指令中B.在微指令地址计数器中在微指令地

4、址计数器中C.在程序计数器中在程序计数器中D.在机器指令的地址码中在机器指令的地址码中B考微指令中的微地址考微指令中的微地址uAR下地址法，或断定法下地址法，或断定法PC中存放的是指令的地址中存放的是指令的地址操作数的地址操作数的地址5. 在微程序控制系统中，若要修改指令系统，在微程序控制系统中，若要修改指令系统，只要（只要（ ）。）。A.改变程序控制方式改变程序控制方式B.改变微指令格式改变微指令格式C.增加微命令个数增加微命令个数D.改变控制存储器的内容改变控制存储器的内容D一条指令对应一段微程序，微程序存放在控制存储器中。一条指令对应一段微程序，微程序存放在控制存储器中。考微程序控制器实

5、现指令与微程序的关系考微程序控制器实现指令与微程序的关系改变指令系统，意味着要修改微程序（包括增加或减改变指令系统，意味着要修改微程序（包括增加或减少），也即改变控制存储器的内容少），也即改变控制存储器的内容6、下列不会引起指令流水阻塞的是（下列不会引起指令流水阻塞的是（ ） A.数据旁路数据旁路 B.数据相关数据相关 C.条件转移条件转移 D.资源冲突资源冲突2010A数据旁路是解决因数据相关而造成的指令流水阻塞的数据旁路是解决因数据相关而造成的指令流水阻塞的7. 描述流水线描述流水线CPU基本概念中，正确表述的基本概念中，正确表述的句子是（句子是（ ）。）。A.流水线流水线CPU是以空间并

6、行性为原理构造的是以空间并行性为原理构造的处理处理B.流水线流水线CPU一定是一定是RISC处理器处理器C.流水线流水线CPU一定是多媒体一定是多媒体CPUD.流水线流水线CPU是一种非常经济而实用的时间是一种非常经济而实用的时间并行技术并行技术D考指令执行流水线概念考指令执行流水线概念指令执行流水线的思想是：在不同部件上可以同时执指令执行流水线的思想是：在不同部件上可以同时执行的任务，安排在同一时间去执行，也就是并行操作行的任务，安排在同一时间去执行，也就是并行操作S1S1取指取指IFS2S2译码译码IDS4S4执行执行EXS3S3取操作数取操作数FOS5S5回写回写WB1 1译码译码取操作

7、数取操作数执行执行回写回写取指取指译码译码取操作数取操作数执行执行回写回写取指取指译码译码取操作数取操作数 执行执行 回写回写取指取指取指取指 译码译码 取操作数取操作数执行执行回写回写2 23 34 45 56 67 78 81 12 24 43 3指令指令如果每段时间不相等，则各段应以处理时间最如果每段时间不相等，则各段应以处理时间最长的时间段为基准时间。这是一个时间长的时间段为基准时间。这是一个时间“瓶颈瓶颈”8. 设指令由取指、分析、执行设指令由取指、分析、执行3个子部件完成，个子部件完成，每个子部件的工作周期均为每个子部件的工作周期均为t，采用常规标量，采用常规标量流水线处理机。若连

8、续执行流水线处理机。若连续执行10条指令，则共需时间条指令，则共需时间是是（ ）。）。A.8 tB.10 tC.12 tD.14 tC考指令执行流水的概念考指令执行流水的概念第第1条指令执行完需要条指令执行完需要3t，以后进入，以后进入稳态，每稳态，每t都可以执行一条指令。都可以执行一条指令。所以剩下所以剩下9条指令需要条指令需要9t10条指令时间条指令时间=3t+9t=12t9. 某计算机的指令系统中共有某计算机的指令系统中共有101条不同的指条不同的指令，采用微程序控制器方式时，控制存储器令，采用微程序控制器方式时，控制存储器中具有的微程序的数目至少是（中具有的微程序的数目至少是（ ）。）

9、。A. 101B.102C.103D.104B一条机器指令需要一段微程序来解释执行一条机器指令需要一段微程序来解释执行取指令是公共的（每条指令都需要的）。需取指令是公共的（每条指令都需要的）。需要要1个微程序。个微程序。所以所以N条指令至少需要条指令至少需要N+1段微程序段微程序考微程序控制器的指令与微程序之间的关系考微程序控制器的指令与微程序之间的关系10. 指令流水将一条指令的执行过程分为四步，指令流水将一条指令的执行过程分为四步，其中第其中第1、2和和4的步的经过时间为的步的经过时间为t，如下，如下图所示。若该流水线顺序执行，图所示。若该流水线顺序执行，50条指令共条指令共用用153 t

10、，并且不考虑相关问题，则该流水，并且不考虑相关问题，则该流水线的瓶颈第线的瓶颈第3步的时间是（步的时间是（ ）。）。A. 2t B. 3t C. 4t D. 5ttt ？t1234B考指令流水线的概念考指令流水线的概念设第设第3步时间为步时间为T执行第一条指令所需执行第一条指令所需时间时间=3t +T后后49条指令所需时间条指令所需时间49T50条指令所用时间条指令所用时间=153t 3t +T+49T=153t T=3t 这一题如果不是很清楚的话，只这一题如果不是很清楚的话，只要知道流水线的含义就可以蒙对要知道流水线的含义就可以蒙对 11.某计算机的指令流水线由四个功能段组成，某计算机的指令

11、流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是之间的缓存时间）分别是90ns、80ns、70ns和和60ns，则该计算机的，则该计算机的CPU时钟周期时钟周期至少是至少是( )A.90ns B.80ns C.70ns D.60nsA2009指令周期：执行一条指令时间指令周期：执行一条指令时间机器周期（机器周期（CPU周期）：取指令周期；取操作数周期；执行周期周期）：取指令周期；取操作数周期；执行周期节拍：节拍宽度取决于节拍：节拍宽度取决于CPU完成一次基本的微操作的时间，起数据通路中完成一次基本的微操作的时间，起数据通路中

12、的门电路开关作用。的门电路开关作用。工作脉冲：起定时触发作用。工作脉冲：起定时触发作用。S1S1取指取指IFS2S2译码译码IDS4S4执行执行EXS3S3取操作数取操作数FOS5S5回写回写WB1 1译码译码取操作数取操作数执行执行回写回写取指取指译码译码取操作数取操作数执行执行回写回写取指取指译码译码取操作数取操作数 执行执行 回写回写取指取指取指取指 译码译码 取操作数取操作数执行执行回写回写2 23 34 45 56 67 78 81 12 24 43 3指令指令如果每段时间不相等，则各段应以处理时间最如果每段时间不相等，则各段应以处理时间最长的时间段为基准时间。这是一个时间长的时间段

13、为基准时间。这是一个时间“瓶颈瓶颈”12.某计算机的控制器采用微程序控制方式，某计算机的控制器采用微程序控制方式，微程序中操作控制字段采用字段直接编码微程序中操作控制字段采用字段直接编码法，共有法，共有33个微命令，构成个微命令，构成5个互斥类，分个互斥类，分别包含别包含7、3、12、5和和6个微命令。问一共个微命令。问一共需要几位控制位需要几位控制位( )A . 5B .15C. 18D. 33B7 3位位3 2位位12 4位位5 3位位 3位位2012151313、下列存储器中，汇编语言程序员可见的是、下列存储器中，汇编语言程序员可见的是（ ）A.A.存储器地址寄存器（存储器地址寄存器（M

14、ARMAR）B.B.程序计数器（程序计数器（PCPC）C.C.存储器数据寄存器（存储器数据寄存器（MDRMDR）D.D.指令寄存器（指令寄存器（IRIR）2010B汇编程序员可见：意思是可以通过指令直汇编程序员可见：意思是可以通过指令直接或间接修改该单元中的内容。凡是在汇接或间接修改该单元中的内容。凡是在汇编指令中没有分配符号名的都是不可见的。编指令中没有分配符号名的都是不可见的。14.设机器设机器A的主频为的主频为8MHz，机器周期含，机器周期含4个时个时钟周期，且该机的平均指令执行速度是钟周期，且该机的平均指令执行速度是0.4MIPS， 试求该机的平均指令周期和机器试求该机的平均指令周期和

15、机器周期，每个指令周期含几个机器周期？如果周期，每个指令周期含几个机器周期？如果机器机器B的主频为的主频为12MHz，机器周期也含，机器周期也含4个时个时钟周期，试计算钟周期，试计算B机的平均指令执行速度为机的平均指令执行速度为多少多少MIPS？解：主频为解：主频为8MHz，则时钟周期，则时钟周期1(810 )=0.125us机器周期机器周期=0.1254=0.5us指令周期指令周期=1(0.410 )=2.5us指令周期中含机器周指令周期中含机器周=2.50.5=5机器周期机器周期B机器的平均速度机器的平均速度=0.4128=0.6MIPS6615.主机框图如图所示，其中有一个累加器主机框图

16、如图所示，其中有一个累加器AC,一个条件状态寄存器和其他四个寄存器，各一个条件状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信部分之间的连线表示数据通路，箭头表示信息传送方向。息传送方向。标明图中标明图中a、b、c、d四个寄存器的名称四个寄存器的名称简述指令从主存储器到控制器的通路简述指令从主存储器到控制器的通路简述数据在运算器和主存之间进行存简述数据在运算器和主存之间进行存/取访问取访问的数据通路。的数据通路。以完成一条加法指令以完成一条加法指令ADD K(K为主存地址）为主存地址）为例，写出该指令取指阶段和执行阶段的信为例，写出该指令取指阶段和执行阶段的信息通路。息通路

17、。累加器累加器AC条件状态寄存器条件状态寄存器四个寄存器四个寄存器主存储器主存储器M状态寄存器状态寄存器操作控制器操作控制器acbdACALU+1CPU关键点：关键点：CPUCPU的组成部件：运的组成部件：运算器（算器（ALU)ALU)、控制器、控制器（CUCU、IRIR、IDID、PCPC）IR:IR:输入、输出通道输入、输出通道PCPC：输入、输出通：输入、输出通道有自动道有自动+1+1MMMM与系统相连，地与系统相连，地址总线（通过址总线（通过MAR)MAR)，数据总线（双向，通数据总线（双向，通过过MDR)MDR)，控制总线，控制总线( (存储器读存储器读MMR,MMR,存储存储器写器

18、写MMWMMW）解：解：标明图中标明图中a、b、c、d四个寄存器的名称四个寄存器的名称a：MDR；b：IR；c：MAR；d：PC简述简述指令从主存储器到控制器指令从主存储器到控制器的通路的通路MMMDR IR 操作控制器操作控制器简述数据在运算器和主存之间进行简述数据在运算器和主存之间进行存存/取取访问访问的数据通路。的数据通路。存：存：AC MDR MM取：取：MM MDR ALU AC 主存储器主存储器M状态寄存器状态寄存器操作控制器操作控制器MDRMARIRPCACALU+1CPU以完成一条加法指令以完成一条加法指令ADD K(K为主存地址）为主存地址）为例，写出该为例，写出该指令取指阶

19、段指令取指阶段和和执行阶段执行阶段的信的信息通路。息通路。取指令阶段取指令阶段:PC MAR ; 1 Read(MEMR)MM MDRMDR IRIR 操作控制器操作控制器执行阶段：执行阶段：K(IR中的操作数地址中的操作数地址)MAR; 1 ReadMM MDRMDR ALU;AC ALU,AddALU AC及状态寄存器及状态寄存器16.双总线结构的机器如图所示，图中双总线结构的机器如图所示，图中IR为指令为指令寄存器，寄存器，PC为程序计数器，为程序计数器，MAR为存储器地为存储器地址寄存器，址寄存器，M为主存（受为主存（受R/W信号控制），信号控制），MDR为存储器数据寄存器，为存储器数

20、据寄存器，R0、R1、 R2、R3 、X、Y均为寄存器，均为寄存器，ALU由、控制信号决由、控制信号决定完成何种操作，控制信号定完成何种操作，控制信号G控制一个门电路。控制一个门电路。此外，线上标注有控制信号，如此外，线上标注有控制信号，如Yi表示寄存表示寄存器器Y的输入控制信号，的输入控制信号， R1o表示表示R1的输出控制的输出控制信号，未标注的线为直通线。不受控制。设信号，未标注的线为直通线。不受控制。设ADD R2，R0指令完成（指令完成（R2）+（R0） R2的的操作，试画出其指令周期信息流程图（假设操作，试画出其指令周期信息流程图（假设指令的地址已放在指令的地址已放在PC中），并列

21、出相应的微中），并列出相应的微操作序列。操作序列。指令周期指令周期PCA总线总线+XYALU-MMDRMARR/ WIRR0iR0R1R2R3R0oR3iR2iR1iR1oR2oR3oGXiYiMARiPCiIRiPCOIROMDRiMDROB总线总线解：做这类题目的关键：解：做这类题目的关键：要看懂计算机硬件结构框图；要看懂计算机硬件结构框图；组合逻辑控制器指令执行周期：取指令组合逻辑控制器指令执行周期：取指令取源操作数周期取源操作数周期取目的操作数周期取目的操作数周期执执行周期（或微程序控制器：取指令行周期（或微程序控制器：取指令执行执行周期周期,即运行微程序）；即运行微程序）；确定数据流

22、通通道及数据流通时的微命令确定数据流通通道及数据流通时的微命令（数据流在控制流的作用下的有序流通过（数据流在控制流的作用下的有序流通过程）；程）；万变不离其宗！万变不离其宗！重点要掌握的重点要掌握的PCA总线总线+XYALU-MMDRMARR/ WIRR0iR0R1R2R3R0oR3iR2iR1iR1oR2oR3oGXiYiMARiPCiIRiPCOIROMDRiMDROB总线总线ADD R2，R0指令完成（指令完成（R2）+（R0） R2PCMARMMDRPC+1 PCMDRIRFTR0XSTR2YDT(R2)+(R0)R2ETPCo;G;MARiR/W=R;PC+1MDRo;G;IRiR0

23、o;G;XiR2o;G;Yi+;G;R2i指令执行流程指令执行流程微命令序列微命令序列17.今有五级流水线，分别完成取指（今有五级流水线，分别完成取指（IF）、译）、译码并取数（码并取数（ID）、执行（）、执行（EX）、访存）、访存（MEM）、写结果（）、写结果（WR）五个阶段。假设）五个阶段。假设完成各个阶段的操作时间依次为完成各个阶段的操作时间依次为90ns、60ns、70ns、100ns、50ns。试问流水线的的时钟。试问流水线的的时钟周期应取何值？若第一和第二条指令发生数周期应取何值？若第一和第二条指令发生数据相关，试问第二条指令必须推迟多少时间据相关，试问第二条指令必须推迟多少时间才

24、能不发生错误？若相邻两指令发生数据相才能不发生错误？若相邻两指令发生数据相关，而不推迟第二条指令执行，可采取什么关，而不推迟第二条指令执行，可采取什么措施？措施？哈工大哈工大2006研究生入学考试试题研究生入学考试试题解：流水线的时钟按各段操作最大时间考虑。解：流水线的时钟按各段操作最大时间考虑。所以流水线的时钟周期应取所以流水线的时钟周期应取100ns1 12 23 34 45 56 67 78 81 12 24 43 3指令指令IFIFIDIDEXEXMEMMEMWRWRIFIFIDIDEXEXMEMMEMWRWRIFIFIDIDEXEXMEMMEMWRWRIFIFIDIDEXEXMEMM

25、EMWRWRIFIFIDIDEXEXMEMMEMWRWR5 59 9至少推迟时钟。至少推迟时钟。采用数据旁路技术（设置数据直接传输通采用数据旁路技术（设置数据直接传输通路）可使第路）可使第2条指令不推迟执行。条指令不推迟执行。2 2IFIFIDIDEXEXMEMMEMWRWR1 12 23 34 45 56 67 78 81 12 2指令指令IFIFIDIDEXEXMEMMEMWRWRIFIFIDIDEXEXMEMMEMWRWR9 9延迟延迟3 3个时钟周期个时钟周期IFIDFOEXWB12IFIDFOEXWBIFIDFOEXWB延迟延迟2个周期个周期当发生数据相关时，采用不当发生数据相关时，

26、采用不同的指令流水，延迟的时间同的指令流水，延迟的时间是不同的。是不同的。318.某计算机主频为某计算机主频为800MHz，每个机器周期平，每个机器周期平均包含均包含2个时钟周期，每条指令平均包括个时钟周期，每条指令平均包括2.5个机器周期，求该计算机的平均执行指令速个机器周期，求该计算机的平均执行指令速度为多少度为多少MIPS。解：解：执行一条指令需要执行一条指令需要2.52=5个时钟周期。个时钟周期。时钟周期时钟周期=1800MHz=0.00125us执行一条指令时间执行一条指令时间=0.001255=0.00625u每秒执行指令数每秒执行指令数=10.00625=160MIPS可以直接可

27、以直接8008005=1605=160（为什么？）（为什么？）北京航空航天大学北京航空航天大学2003研究生入学考试试题研究生入学考试试题19.某机采用微程序控制方式，水平型编码控制某机采用微程序控制方式，水平型编码控制的微指令格式，断定方式。共有微命令的微指令格式，断定方式。共有微命令30个，个，构成构成4个互斥类，各包括个互斥类，各包括5个、个、8个、个、16个和个和3个微命令，外部条件个微命令，外部条件3个。个。若采用字段直接编码和直接控制方式，微命若采用字段直接编码和直接控制方式，微命令的操作控制字段各取几位？令的操作控制字段各取几位？假设微指令的字长假设微指令的字长24位，设计出微指

28、令的具位，设计出微指令的具体格式。体格式。在在的情况下，控制存储器允许的最大容量的情况下，控制存储器允许的最大容量为多少？为多少？北京理工大学北京理工大学2006研究生入学考试试题研究生入学考试试题互斥互斥字段直接编码字段直接编码直接控制直接控制157解：解：若采用字段直接编码微命令的操作控制若采用字段直接编码微命令的操作控制字段位数字段位数=3+3+4+2=12位。位。直接控制方式微命令的操作控制字段位数直接控制方式微命令的操作控制字段位数=30位位假设微指令的字长假设微指令的字长24位，设计出微指令的具位，设计出微指令的具体格式体格式控制存储器允许的最大容量为：控制存储器允许的最大容量为：

29、102424b=3KB3位位 3位位 4位位 2位位 2位位 10位位5条条8条条14条条3条条条件条件下地址下地址有的参考书有错有的参考书有错微命令令微命令令30个，构成个，构成4个互斥类，各包括个互斥类，各包括5个、个、8个、个、16个和个和3个微命令，外部条件个微命令，外部条件3个。个。18. 某指令流水由某指令流水由5段组成，第段组成，第1、3、5段所需段所需时间为时间为t，第，第2、4段所需时间为段所需时间为3 t 、2 t ，如图所示，那么连续输入如图所示，那么连续输入n条指令时的吞吐率条指令时的吞吐率（单位时间内执行的指令条数（单位时间内执行的指令条数TP是（是（ ）。）。t3

30、tt2 ttn5(3+2) tA.n(3+2) t + 5 3 tD.n(3+3+2) t +3 (n-1) tB.n(3+2) t + (n-3) tC.很多教材是这样规定的：在流水上执行指令，很多教材是这样规定的：在流水上执行指令，第一条指令执行的时间是每段时间之和。以后第一条指令执行的时间是每段时间之和。以后每段流水都完成一条指令，且段取最长时间。每段流水都完成一条指令，且段取最长时间。B考指令执行流水线的概念考指令执行流水线的概念连续执行连续执行n条指令条指令时间：时间：(3+3+2) t +3 (n-1) t19.在微指令的编码方式中，若微指令数相同，下列在微指令的编码方式中，若微指

31、令数相同，下列叙述中正确的是（叙述中正确的是（ ）。）。.直接控制方式与编码控制方式的微指令长度相等直接控制方式与编码控制方式的微指令长度相等.最短编码控制和直接控制方式不影响微指令字长最短编码控制和直接控制方式不影响微指令字长.编码控制方式的微指令比直接控制方式的微指令编码控制方式的微指令比直接控制方式的微指令短短.直接控制的微指令比字段编码的微指令长直接控制的微指令比字段编码的微指令长.字段直接编码的微指令与字段间接编码的微长度字段直接编码的微指令与字段间接编码的微长度相等相等.字段间接编码的微指令比字段直接编码的微指令字段间接编码的微指令比字段直接编码的微指令长长A.和和 B. 和和 C

32、.和和D. 、 和和A考微程序控制器的概念考微程序控制器的概念ABCD都包含都包含是冗余项，肯定对是冗余项，肯定对错，错，BC被排除，被排除，AD中中两个冗余项，只要判断两个冗余项，只要判断对对错。错。错。说反了，选错。说反了，选A17. 某计算机指令字长为某计算机指令字长为16位，有双操作数指令，位，有双操作数指令，单操作数指令和无操作数指令三种格式。每单操作数指令和无操作数指令三种格式。每个操作数均为个操作数均为6位二进制。该指令系统中共位二进制。该指令系统中共含含m(m16)条双操作数指令，并且存在无条双操作数指令，并且存在无操作数指令，若采用扩张操作码技术，那么操作数指令，若采用扩张操

33、作码技术，那么最多还可以设计（最多还可以设计（ ）条单操作数指令。）条单操作数指令。 A . 2 B. (2 -m) 2 -1 C. (2 -m) 2 D. (2 -m) (2 -1)分析：二地址指令分析：二地址指令 一地址指令一地址指令 无地址指令无地址指令64646464位操作码6位 6位10位操作码6位16位操作码21021624考指令结构及编码的关系考指令结构及编码的关系B 双操作指令可以最多有双操作指令可以最多有16条（条（2 ）。每减）。每减少少1条双操作数指令就可以增加条双操作数指令就可以增加2 条单操作条单操作数指令。每减少数指令。每减少1条单操作数指令就可以增条单操作数指令就

34、可以增加加2 无操作数指令。由于题目中告诉你有无操作数指令。由于题目中告诉你有m条双操作数指令，说明减少了条双操作数指令，说明减少了(2 -m)条双条双操作数指令。共可以增加操作数指令。共可以增加(2 -m) 2 条单操条单操作数指令。题目中说有无操作数指令，但没作数指令。题目中说有无操作数指令，但没有说有多少，但有说有多少，但要求要求最多有多少单操作数指最多有多少单操作数指令。所以只要少一条单操作数指令就可以保令。所以只要少一条单操作数指令就可以保证有证有2 条无操作数指令（满足条无操作数指令（满足“有有”的条的条件。同时满足单操作数指令最多。最多件。同时满足单操作数指令最多。最多(2 -m

35、) 2 -1。646446646所以本题选所以本题选B44. （13分）某计算机字长分）某计算机字长16位，采用位，采用16位定位定长指令字结构，部分数据通路结构如图所示。长指令字结构，部分数据通路结构如图所示。图中所有控制信号为图中所有控制信号为1时表示有效、为时表示有效、为0时表时表示无效。例如控制信号示无效。例如控制信号MDRinE为为1表示允许表示允许数据从数据从DB打入打入MDR，MDRin为为1表示允许数表示允许数据从内总线打入据从内总线打入MDR。假设。假设MAR的输出一直的输出一直处于使能状态。加法指令处于使能状态。加法指令“ADD（R1），），R0”的功能为（的功能为（R0）

36、+（R1）（R1），即），即将将R0中的数据与中的数据与R1的内容所指主存单元的数的内容所指主存单元的数据相加，并将结果送入据相加，并将结果送入R1的内容所指主存单的内容所指主存单元中保存。元中保存。 2009下表给出了上述指令取指和译码阶段每个节下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。段每个节拍的功能和有效控制信号。 功能和控制信号功能和控制信号 时钟时钟功能功能有效控制信号有效控制信号C1MAR(PC)PCout,MA

37、RinC2MDRM(MAR)PC(PC)+1MemR,MDRinEPC+1C3IR(MDR)MDRout,IRinC4指令译码指令译码无无指令执行流程的实质就是指令执行流程的实质就是数据流在控制流（微命令序数据流在控制流（微命令序列）的作用下的流通过程列）的作用下的流通过程。做这种题的关键：。做这种题的关键：一定要把图看懂。数据通道，数据通道上的门电路一定要把图看懂。数据通道，数据通道上的门电路（开关）。门电路所对应的控制信号（微命令）（开关）。门电路所对应的控制信号（微命令）系统是采用的组合逻辑控制器，还是采用微程序控系统是采用的组合逻辑控制器，还是采用微程序控制器。制器。组合逻辑控制器采用

38、组合逻辑控制器采用FTST DT ET来确定微命来确定微命令序列。令序列。微程序控制器是用一段微程序（有微指令组成）来微程序控制器是用一段微程序（有微指令组成）来解释一条指令执行。把可以并行操作的微命令放在解释一条指令执行。把可以并行操作的微命令放在一条微指令中。每一条微指令完成一个最小功能的一条微指令中。每一条微指令完成一个最小功能的操作。如读存储器；写存储器；送存储器地址，运操作。如读存储器；写存储器；送存储器地址，运算器完成一步操作算器完成一步操作;RR；R Temp(暂存器）暂存器）先数据通路先数据通路要求：（要求：（R0）+（R1）（R1）然后将数据通路上然后将数据通路上的控制信号找

39、出。的控制信号找出。再考虑并行操作再考虑并行操作内总线是瓶颈，地址、内总线是瓶颈，地址、数据都要通过内总线。数据都要通过内总线。C5 A(R0) R0out,AinC6 MAR(R1) R1out,MARin C7 MDRM(MAR) MemR,MDRinEC8 ALU(MDR) MDRout, C9 AC ALU (A) Add,ACinC10 MDR(AC) ACout,MDRin C11 M(MAR) MDR MDRoutE,MemW 然后再合并，凡是可以并行操作的都安排在然后再合并，凡是可以并行操作的都安排在同一个一个周期节拍中（关键是内总线是瓶同一个一个周期节拍中（关键是内总线是瓶颈

40、，不要发生冲突，访存必须占一个周期节颈，不要发生冲突，访存必须占一个周期节拍），并按照要求填在表格中。拍），并按照要求填在表格中。+时钟时钟功能功能有效控制信号有效控制信号C5C5MAR(R1)MAR(R1)R1out , MARin R1out , MARin C6C6 MDRM(MAR) MDRM(MAR) A(R0)A(R0)MemR , MDRinEMemR , MDRinER0out , Ain R0out , Ain C7C7 AC(MDR)+(A) AC(MDR)+(A)MDRout, Add, ACin MDRout, Add, ACin C8C8 MDR(AC) MDR(AC

41、)ACout, MDRin ACout, MDRin C9C9M(MAR) MDRM(MAR) MDRMDRoutE, MemWMDRoutE, MemW44.（12分）在某计算机系统中分）在某计算机系统中int型为型为32位，位，short为为16位。题位。题44表给出了指令系统中部分表给出了指令系统中部分指令格式，其中指令格式，其中Rs，Rd表示寄存器，表示寄存器，mem表表示存储器。（示存储器。（x）表示寄存器）表示寄存器x或存储器或存储器x单元单元的内容。的内容。44表指令系统中部分指令格式表指令系统中部分指令格式名称名称指令的汇编格式指令的汇编格式指令含义指令含义加法指令加法指令AD

42、D Rs, Rd( Rs)+(Rd) Rd算术算术/逻辑左移逻辑左移SHL Rd2*(Rd) Rd算术右移算术右移SHR Rd(Rd)/2 Rd取数指令取数指令LOAD Rd, mem(mem) Rd存数指令存数指令STORE Rs, memRs ( mem )2012采用采用5段流水执行指令，各流水段分别是取段流水执行指令，各流水段分别是取指（指（IF）、译码）、译码/读寄存器（读寄存器（ID）、执行）、执行/计计算有效地址（算有效地址（EX）、访问存储器（）、访问存储器（M）、）、结果回写寄存器（结果回写寄存器（WB）。指令发射按照）。指令发射按照“按序发射，按序完成按序发射，按序完成”方

43、式，没有采用方式，没有采用转发技术处理数据相关，并且转发技术处理数据相关，并且同一寄存器同一寄存器的读写操作不能再同一时钟周期内进行的读写操作不能再同一时钟周期内进行。请回答下列问题。请回答下列问题。short型变量型变量X的值为的值为-513，存放在寄存器，存放在寄存器R1中，执行指令中，执行指令“SHL R1”后，后，R1中的中的内容是多少（用十六进制表示）内容是多少（用十六进制表示）在某个时间段，有连续的在某个时间段，有连续的4条指令进入流水线，条指令进入流水线，在其执行个过程中没有发生指令阻塞，则执在其执行个过程中没有发生指令阻塞，则执行这行这4条指令所需的时钟周期数为多少？条指令所需

44、的时钟周期数为多少？高级语言程序中某赋值语句高级语言程序中某赋值语句X=a+b，X、a和和b均为均为int型变量，它们的存储单元地址分别表型变量，它们的存储单元地址分别表示示X、a和和b。该语句对应的指令序列及。该语句对应的指令序列及其在指令流水中的执行过程如图其在指令流水中的执行过程如图44所示。所示。 I1 LOAD R1，a I2 LOAD R2，b I3 ADD R1，R2 I4 STORE R2，X 时间单元时间单元12345678910 1112 13 14I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB题题44图指令序列及执行过程示意图图指

45、令序列及执行过程示意图指令指令I3的的ID段被阻塞、指令段被阻塞、指令I4的的IF段段被阻塞被阻塞 的原因各是什么？的原因各是什么？若要计数若要计数X=X*2+a，请模仿上述例子，给，请模仿上述例子，给出相应的指令序列，并画出流水序列过程示出相应的指令序列，并画出流水序列过程示意图，并计数执行上述指令共需要多少个时意图，并计数执行上述指令共需要多少个时钟周期。钟周期。short型变量型变量X的值为的值为-513，存放在寄存器，存放在寄存器R1中，执行指令中，执行指令“SHL R1”后，后，R1中的中的内容是多少（用十六进制表示）？内容是多少（用十六进制表示）？解解X=-513=-(512+1)

46、=-(2 +1) X=-513=-(512+1)=-(2 +1) =-(0000 0010 0000 0001)B=-(0000 0010 0000 0001)BXX补补=1111 1101 1111 111=1111 1101 1111 1111 1 执行指令执行指令“SHL R1”SHL R1”后，后， R1R1中的内容是中的内容是: : R1=1111 1011 1111 11R1=1111 1011 1111 111 10=FBFEH0=FBFEH9算术左移相当于算术左移相当于乘以乘以2 2。考考3 3点：点：进制转换；进制转换；符号位扩展；符号位扩展；机器数。机器数。为了防止做错，先

47、转换成二进制真值，再按照机器字为了防止做错，先转换成二进制真值，再按照机器字长，补齐位数，然后直接乘以长，补齐位数，然后直接乘以2 2，最后转化为机器数。，最后转化为机器数。要验算！看看是否要验算！看看是否-513 -513 2=-10262=-1026？在某个时间段，有连续的在某个时间段，有连续的4条指令进入流水线，条指令进入流水线，在其执行个过程中没有发生在其执行个过程中没有发生指令阻塞指令阻塞，则执，则执行这行这4条指令所需的时钟周期数为多少？条指令所需的时钟周期数为多少？1 12 23 34 45 56 67 78 81 12 24 43 3指令指令IFIFIDIDEXEXM MWBW

48、BIFIFIDIDEXEXM MWBWBIFIFIDIDEXEXM MWBWBIFIFIDIDEXEXM MWBWB9 9有连续的有连续的4 4条指令进入流行线，没有发条指令进入流行线，没有发生指令阻塞，执行流程图为：生指令阻塞，执行流程图为：假设每段操作是一个时钟周期假设每段操作是一个时钟周期T T则则:4:4条指令执行条指令执行时间时间=5T+(4-1=5T+(4-1）T=8TT=8T高级语言程序中某赋值语句高级语言程序中某赋值语句X=a+bX=a+b，X X、a a和和b b均为均为intint型变量，它们的存储单元地址分别型变量，它们的存储单元地址分别表示表示XX、aa和和bb。该语句

49、对应的指令序。该语句对应的指令序列及其在指令流水中的执行过程如图列及其在指令流水中的执行过程如图4444所示。所示。 I1 LOADI1 LOAD R1 R1，aa I2 LOAD I2 LOAD R2 R2，bb I3 ADD I3 ADD R1 R1，R2R2 I4 STORE I4 STORE R2 R2，XX指令指令I3I3的的IDID段被阻塞、指令段被阻塞、指令I4I4的的IFIF段被阻塞段被阻塞 的的原因各是什么？原因各是什么？时间单元时间单元12345678910 1112 13 14I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB指令指令

50、I3I3的的IDID段被阻塞的原因是段被阻塞的原因是数据相数据相关造成的。关造成的。I1 I1与与I2I2还没有将（还没有将（a a）和）和（b b）中的内容取到）中的内容取到R1R1和和R2R2中。也就中。也就是是ADDADD所需要的两个操作数还没有所需要的两个操作数还没有准备好。准备好。I1 LOAD R1，aI2 LOAD R2，bI3 ADD R1，R2I4 STORE R2，X 指令指令I4I4的的IFIF段被阻塞段被阻塞 的原因是的原因是结构相关造成的结构相关造成的。I1 I1和和I2I2正在正在执行访存执行访存MM操作，并且操作，并且I3I3还没有执行译码操作，即还没有执行译码操作，即IRIR还被还被I3I3占了，占了，CPUCPU不能执行取指令访存操作，即取指令操作。不能执行取指令访存操作，即取指令操作。IF？若要计数若要计数X=X*2+a，请模仿上述例子，给出，请模仿上述例子，给出相应的指令序列，并画出流水序列过程示意相应的指令序列，并画出流水序列过程示意图，并计数执行上述指令共需要多少个时钟图，并计数执行上述指令共需要多少个时钟周期。周期