讲课用计数器

1、第第15讲讲 计数器计数器 15-1 15-1 概述概述 15-2 15-2 集成计数器集成计数器 15-3 15-3 集成计数器构成任意进制计数器集成计数器构成任意进制计数器 2、计数器的分类计数器的分类 按脉冲输入方式，分为同步和异步计数器按脉冲输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器 15-1 15-1 概概 述述 1、计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可计数器的基本功能是对输入时钟

2、脉冲进行计数。它也可 用于分频、定时、产生节拍脉冲和脉冲序列及进行数字用于分频、定时、产生节拍脉冲和脉冲序列及进行数字 运算等等。运算等等。 同步计数器同步计数器 异步计数器异步计数器 加计数器加计数器 减计数器减计数器 可逆计数器可逆计数器 二进制计数器二进制计数器 非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器 加计数器加计数器 减计数器减计数器 可逆计数器可逆计数器 二进制计数器二进制计数器 非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器 计数器的分类计数器的分类 2. 1位计数器 用JK触发器组成的一位计数器：

3、 J=K=1 用D触发器组成的一位计数器： D=Q D CP Q Q 输出 借位 进位 J K CP Q Q 输出 1 借位 进位 1位计数器分析位计数器分析 按照二进制加法规则，如果触发器状态已经为1，则再 有时钟信号到来时，状态应回0，并向高位送出进位信号 （以使下一个触发器状态翻转）。所以，由上升沿触发的触 发器构成一位计数器其进位信号是 Q，而由下降沿触发的触 发器构成一位计数器其进位信号是Q。 同理可标出借位信号。 3. 二进制计数器 异步二进制计数器 同步二进制计数器 (1) 异步二进制计数器异步二进制计数器 同理，对于上述D触发器，如果把 Q 作为下一个触发器的时 钟信号，构成减

4、计数器； 把 Q 作为下一个触发器的时钟信号， 构成加计数器。 如果把上述JK触发器的输入J和K都接高电位，可构成一位计数 器，并且Q是进位输出， Q 是借位输出。如果把 Q 作为下一个触 发器的时钟信号，则可构成多位二进制加计数器，如果把 Q 作为下 一个触发器的时钟信号，则可构成多位二进制减计数器。 一个触发器可作为一位二进制计数器，则适当连接N个触发器可 构成N位二进制计数器。 用用JK触发器组成的异步二进制加计数器触发器组成的异步二进制加计数器 电路中，每一个JK触发器都接成一位计数器，低位触发器的输 出Q作为下一个触发器的时钟信号（下降沿触发）。 CP0=CPCP1=Q0 CP2=Q

5、1CP3=Q2 J0=K0=1J1=K1=1J2=K2=1J3=K3=1 Q3Q2Q1Q0：计数输出 Q3 ： 进位输出 Rd ： 异步复位 1111 CP 进位 Q3 Q3 Q3 J3 K3 CP3 Q2 Q2 Q2 J2 K2 CP2 Q1 Q1 Q1 J1 K1 CP1 Q0 Q0 Q0 J0 K0 CP0 Rd 四位二进制加计数器状态转换四位二进制加计数器状态转换表表 状态转换表： CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q 3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q 2 0 0 0 0 1 1 1 1 0 0 0

6、0 1 0 1 1 Q 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 Q 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 四位二进制加计数器时序图四位二进制加计数器时序图 从时序图看出： Q0的周期是CP的2倍，Q0叫2分频输出端。分频输出端。 Q1的周期是CP的4倍，Q1叫4分频输出端。分频输出端。 Q2的周期是CP的8倍，Q2叫8分频输出端。分频输出端。 Q3的周期是CP的16倍，Q3叫16分频输出端。分频输出端。 CP Q3 Q2 Q1 Q0 由由JK触发器组成的二进制减计数器触发器组成的二进制减计数器 1111 Q CP 借位 3 Q2Q1Q0

7、 Q3Q2Q1Q0 Q3Q2Q1Q0 J3 K3 CP3 J2 K2 CP2 J1 K1 CP1 J0 K0 CP0 Rd 进位 状态转换表： CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 Q2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Q1 1 1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 Q0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 D触发器组成的异步二进制计数器触发器组成的异步二进制计数器 由D触发器组成的减计数器： CP

8、进位 Q3Q2Q1Q0 Q3 Q3 D3Q2 Q2 D2Q1 Q1 D1Q0 Q0 D0 由D触发器组成的加计数器： CP 借位 Q3 Q3 Q3 D3 Q2 Q2 Q2 D2 Q1 Q1 Q1 D1 Q0 Q0 Q0 D0 同步二进制加计数器原理图同步二进制加计数器原理图 时钟信号 到来时， Q3 Q2 Q1 Q0 随 T3 T2 T1 T0 翻转。 QQQ2Q Q JK Q JKKJ Q CP KJ Q & C 10 0 123 3 1 0 01 1 2233 & 所以一个4位二进制减计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1 T1= Q0 即J1=K1= Q0 T2=

9、 Q1Q0 即J2=K2= Q1 Q0 T3= Q2Q1Q0 即J3=K3=Q2 Q1 Q0 同步二进制加计数器状态转换表同步二进制加计数器状态转换表 计 数 顺 序 Q3 Q2 Q1 Q0 T3 T2 T1 T0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 1 2 0 0 1 0 0 0 0 1 3 0 0 1 1 0 1 1 1 4 0 1 0 0 0 0 0 1 5 0 1 0 1 0 0 1 1 6 0 1 1 0 0 0 0 1 7 0 1 1 1 1 1 1 1 8 1 0 0 0 0 0 0 1 9 1 0 0 1 0 0 1 1 1 0 1 0 1 0

10、0 0 0 1 1 1 1 0 1 1 0 1 1 1 1 2 1 1 0 0 0 0 0 1 1 3 1 1 0 1 0 0 1 1 1 4 1 1 1 0 0 0 0 1 1 5 1 1 1 1 1 1 1 1 所以一个4位二进制减计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1 T1= Q0 即J1=K1= Q0 T2= Q1Q0 即J2=K2= Q1 Q0 T3= Q2Q1Q0 即J3=K3=Q2 Q1 Q0 同步二进制减计数器原理电路同步二进制减计数器原理电路 时钟信号到来时，Q3 Q2 Q1 Q0 随T3 T2 T1 T0 翻转。 QQQ 2 Q Q JK Q JKK

11、J Q CP KJ Q & C10 0 123 3 1 0 01 1 2233 & 集成计数器可以加适当反馈电路后构成任意进制计数器。集成计数器可以加适当反馈电路后构成任意进制计数器。 设计数器的最大计数值为设计数器的最大计数值为N，若要得到一个模值为，若要得到一个模值为M( N)的计数器，则只要在的计数器，则只要在N进制计数器的顺序计数过程中，设进制计数器的顺序计数过程中，设 法使之跳过法使之跳过(N-M)个状态，只在个状态，只在M个状态中循环就可以了。个状态中循环就可以了。 通常计数器都有清通常计数器都有清0、置数等多个控制端，因此实现模、置数等多个控制端，因此实现模M计计 数器的基本方法

12、有两种：数器的基本方法有两种： 15.3.2 任意进制计数器的构成方法任意进制计数器的构成方法 一种是清一种是清0法法(或称复位法或称复位法) 另一种是置数法另一种是置数法(或称置位法或称置位法)。 1. 异步清异步清0法法 异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。 做法：计数器在做法：计数器在S0SM-1共共M个状态中工作，当计数器个状态中工作，当计数器 进入进入SM状态时，利用状态时，利用SM状态进行译码产生清状态进行译码产生清0信号并信号并 反馈到异步清反馈到异步清0端，使计数器立即返回端，使计数器立即返回S0状态。其示状态。其示 意图如下

13、图中虚线所示。意图如下图中虚线所示。 由于由于SM状态只在极短的瞬间出现，状态只在极短的瞬间出现， 通常称它为通常称它为“过渡态过渡态”。 4位二进制计数器状态表 000016 111115 011114 101113 001112 110111 010110 10019 00018 11107 01106 10105 00104 11003 01002 10001 00000 Q0Q1Q2Q3 电路状态电路状态 计数顺序计数顺序 异步异步 清零清零 CP 1 1 & 03Q QCR 例例1 利用异步清零输入端利用异步清零输入端,用用 74161构成九进制加计数器。构成九进制加计数器。 ET

14、EP CR LD CO Q0 Q1 Q2 Q3 CP 74LS161 D0 D1 D2 D3 1001 Q3Q2 Q1Q0 00000001 1000 00100011 0100011101100101 状态图状态图 2.同步置数法同步置数法 同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。 置数法和清置数法和清0法不同，由于置数操作可以在任意状态下法不同，由于置数操作可以在任意状态下 进行，因此计数器不一定从全进行，因此计数器不一定从全0状态状态S0开始计数。它可以通开始计数。它可以通 过预置功能使计数器从某个预置状态过预置功能使计数器从某个预置状

15、态Si开始计数，计满开始计数，计满M个个 状态后产生置数信号，使计数器又进入预置状态状态后产生置数信号，使计数器又进入预置状态Si，然后再，然后再 重复上述过程，其示意图如下图所示。重复上述过程，其示意图如下图所示。 由于同步置数，要等下一个由于同步置数，要等下一个CP到到 来时，才将预置数置入计数器，来时，才将预置数置入计数器， 故无过度状态。故无过度状态。 4位二进制计数器状态表 000016 111115 011114 101113 001112 110111 010110 10019 00018 11107 01106 10105 00104 11003 01002 10001 000

16、00 Q0Q1Q2Q3 电路状态电路状态 计数顺序计数顺序 同步同步 置零置零 CP 1 1 1 1 3 QLD 例例2 利用同步置数端利用同步置数端,用用74161构成九构成九 进制加计数器进制加计数器(1) ET EP CR LD CO Q0 Q1 Q2 Q3 CP 74LS161 D0 D1 D2 D3 0010 0110 0000 0101 0100 0011 0001 1000 0111 Q3Q2Q1Q0 状态图状态图 如果要求实现的模值如果要求实现的模值M超过单片计数器的计数范围时，超过单片计数器的计数范围时， 必须将多片计数器级联，才能实现模必须将多片计数器级联，才能实现模M计数

17、器。常用的计数器。常用的 方法有两种：方法有两种： 将模将模M分解为分解为M=M1M2Mn，用，用n片计数器分片计数器分 别组成模值为别组成模值为M1、M2、 、Mn的计数器，然后再将它们的计数器，然后再将它们 异步级联组成模异步级联组成模M计数器。计数器。 先将先将n片计数器级联组成最大计数值片计数器级联组成最大计数值NM的计数的计数 器，然后采用整体清器，然后采用整体清 0 或整体置数的方法实现模或整体置数的方法实现模M计数计数 器。器。 当MN时，需用多片N进制计数器组合实现 常用集成计数器常用集成计数器 第一节第一节 计数器计数器 （1）直接选用已有的计数器。）直接选用已有的计数器。

18、（2）用两个模小的计数器串接）用两个模小的计数器串接 （3）利用反馈法改变原有计数长度）利用反馈法改变原有计数长度 2. 利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器 1) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2 N1进制进制 计数器计数器 N2进制进制 计数器计数器 CP 进位进位C CP 输输 入入输输 出出 EP ET CP D0 D1 D2 D3Q0 Q1 Q2 Q3 0 1 0 d0 d1 d2 d3 1 1 1 1 1 1 0 1 1 0 0 0 0 0 d0 d1 d2 d3 计计 数数 保保 持持 保保 持持 D

19、R LD D RLD 例例1：反馈置：反馈置0法法 LD D R 由此可见，由此可见，N进制计数器可以利进制计数器可以利 用在（用在（N-1）时将）时将 变为变为 0 的方法的方法 构成，这种方法称为构成，这种方法称为反馈置反馈置0法法。 LD 例例2：直接清：直接清0法法 DR +Vcc 例例3：反馈预置法：反馈预置法 1001C LD 例例4：反馈预置法例二：反馈预置法例二 001101000101011001111000 LDLD 7 71 13 32 2 中规模同步计数器中规模同步计数器 可预置的四位二进制同步计数器（可预置的四位二进制同步计数器（7416174161） 1 1电路符号

20、和引脚含义电路符号和引脚含义 1616个引脚的集成芯片个引脚的集成芯片 9 9个输入端，个输入端，5 5个输出个输出 端端 Q Q3 3Q Q2 2Q Q1 1Q Q0 0为数据输出端为数据输出端 CPCP为脉冲输入端为脉冲输入端 T T和和P P为使能输入端为使能输入端 电源电源V VCCCC（1616脚）脚） 地地GNDGND（8 8脚）脚） O OC C为溢出进位输出端为溢出进位输出端 CrCr 为异步清零端为异步清零端 L LD D为同步预置端为同步预置端 T Q3 Q2 Q 1 Q0 P 74161 OC CP Cr LD A B C D (1) (9) (3) (4) (5) (6

21、) (14) (13) (12) (11) (10) (7) (2) (15) （一）四位二进制同步计数器（一）四位二进制同步计数器74161 逻辑符号逻辑符号: 74LS161 R Q0 Q1 Q2 Q3 D0 D1 D2 D3 Q0 Q1 Q2 Q3 D0 D1 D2 D3 LD R LD CTT CTP CP CTT CTP CP COCO 74161外引线功能端排列图外引线功能端排列图 74161 1 CR 2 CP 3 D0 4 D1 5 D2 6 D3 7 CTT 8 GND UCC 16 CO 15 Q0 14 Q1 13 Q2 12 Q3 11 CTP 10 LD 9 7416

22、1功能表功能表 Q3 Q2 Q1 Q0 输输 入入输输 出出 CPCRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 1)1)异步清除：当异步清除：当CR=0=0，输出，输出“0000”0000”状态，状态，与与CP无关。无关。 2)2)同步预置：当同步预置：当CR=1=1，LD=0=0，在在CP上升沿时上升沿时，输，输 出端反映输入数据的状态。出端反映输入数据的状态。 （一）四位二进制同步计数器（一）四位二进制同步计数器74161 32 74161功能表功能表 Q3 Q2 Q1 Q0 输输 入入输输 出出 CPCRLDCTPC

23、TTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持保持 11 0 保持保持 11 0 计数计数 11 1 1 3)3)保持：当保持：当CR= =LD=1=1时，时，CTP或或CTT有一个无效，各有一个无效，各 触发器均处于保持状态。触发器均处于保持状态。 4)计数：当计数：当LD = CR = CPT= CTT =1时，按时，按二进制自二进制自 然码然码计数。计数。 若初态为若初态为0000,15个个CP后，输出为后，输出为 “1111”，进位，进位CO = CTT Q3Q2Q1Q0 =1。第。第16个个CP 作用后，输出恢复到作用后，输

24、出恢复到0000状态，状态，CO = 0。 （一）四位二进制同步计数器（一）四位二进制同步计数器74161 【例例1】 试用试用 74161 实现模实现模 60 计数器。计数器。 解：解： 因一片因一片 74161 最大计数值为最大计数值为 16，故实，故实 现模现模 60 计数器必须用两片计数器必须用两片 74161。 大模分解法。大模分解法。 可将可将M分解为分解为 60=610，用两片，用两片 74161 分别分别 组成模组成模 6、 模模 10 计数器，然后级联组成模计数器，然后级联组成模 60 计计 数器，逻辑电路如图所示。数器，逻辑电路如图所示。 例模例模 60 计数器逻辑图计数器

25、逻辑图 大模分解法大模分解法 例例 用用7416074160组成组成2424进制计数器。进制计数器。 先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了2424进制计数器。进制计数器。 解：解：因为因为N2424，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成. .。 3 Q 2 Q ET CP 0 D1D2D 3 D RCO 1 Q 0 Q 74160(1) EP RD D L D 1 3 DD 3 D CP Q Q 0 0 RCO 74160(2) L 2 1 ET Q D Q R2 D EP 1 计数脉冲 & 1 1 低位 高位 异步清零， 成为24进制 级联使模相乘，得到 100进制 例例2 2 用用7416074160组成组成4848进制计数器。进制计数器。 先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了4848进制计数器。进制计数器。 解：解：因为因为N