计算机组成原理郑梅习题

1、第二章5分别写出下列十进制数的原码、反码和补码。 7/16，5/16，4/16，1/16，0，-1/16，-4/16，-5/16，-7/16答： 原码 反码 补码7/16 0.0111 0.0111 0.01115/16 0.0101 0.0101 0.0101 4/16 0.0100 0.0100 0.01001/16 0.0001 0.0001 0.0001+0 0.0000 0.0000 0.0000-0 1.0000 1.1111 0.0000-1/16 1.0001 1.1110 1.1111-4/16 1.0100 1.1011 1.1100-5/16 1.0101 1.1010

2、1.1011-7/16 1.0111 1.1000 1.10017已知下列数的补码表示，请写出它们的真值。x补=0.10100 x补=1.0111 x补=1.0000答：二进制真值分别为：0.101，-0.1001，-1。10若机器字长16位，以下几种情况能表示的数据范围是多少？ 1)无符号整数 2)原码定点小数 3)补码定点小数 4)原码定点整数 5)补码定点整数答：1)无符号整数 0216-1 2)原码定点小数 -(1-2-15 ) 1-2-15 3)补码定点小数 -1 1-2-15 4)原码定点整数 -(215-1) 215-15)补码定点整数 -215 215-114将下列数转换为ie

3、ee单精度浮点数：1)28.75 解：1)十进制数28.75转化为二进制数：11100.11b，规格化为11100.11=1.11001124 该数为正，符号位=0；移码表示的阶码=10000011；尾数=110 0110 0000 0000 0000 0000 以短浮点数格式存储该数为0,10000011, 110 0110 0000 0000 0000 0000=41e60000h21某循环冗余校验码的生成多项式为x3+x2+1，若发送信息位 1111 和 1100，则crc 码分别为什么？接收端收到的crc 码：0000000、1001111、0010111、1011000中哪些是发生了

4、错误的？答：a(x)=1111 和1100左移r=3位后a(x)x3=1111000 和1100000 g(x)= x3+x2+1=1101 （r+1=4位） a(x)x3/g(x)=1011+111/1101 和1001+101/1101 a(x)x3+r(x)=1111111 和1100101-这就是2个crc码接收到的crc 码除以生成多项式余数不为0的出错：1001111、1011000。第三章9用原码一位乘法和原码两位乘法分别计算xy ：a. x= -0.11011， y=0.11101 解：a原码一位乘 |x|=00.11011寄存器b，|y|=0.11101寄存器c，0寄存器a。

5、 部分积a 乘数c 运算过程 00.00000 11101c5 = 1，+ |x| + 00.11011 00.11011 部分积右移一位 00.01101 11110c4 = 0，+0 + 00.00000 00.01101 部分积右移一位 00.0011011111c3 =1，+ |x| + 00.11011 01.00001 部分积右移一位 00.10000 11111c2 = 1，+ |x| + 00.11011 01.01011 部分积右移一位 00.10101 11111c1 = 1，+ |x| + 00.11011 01.10000 部分积右移一位 00.11000 01111由

6、于两数异号，所以得xy = -0.110000111110 用补码一位乘法和补码两位乘法分别计算xy ：a. x= -0.11011， y=0.11101 a 补码一位乘 部分积0寄存器a，x补=11.00101寄存器b，y补=0.11101寄存器c。用booth法求解过程如下： 部分积a 乘数 c附加位 说明 00.00000 011101 0c5c6 = 10，+-x补 +-x补00.11011 00.11011 右移一位 00.01101 101110 1c5c6 = 01，+x补 +x补11.00101 11.10010 右移一位 11.11001 010111 0c5c6 = 10，

7、+-x补 +-x补00.11011 00.10100 右移一位 00.01010 001011 1c5c6= 11，+0 +000.00000 00.01010 右移一位 00.00101 000101 1c5c6 = 11，+0 +000.00000 00.00101 右移一位 00.00010 100010 1c5c6 = 01，+x补 +x补11.00101 11.00111 10001最后一步不移位所以xy补=11.0011110010，xy =-0.110000111112 用原码加减交替法和补码加减交替法计算xy。a.x= -0.1001 y=0.1101 解：a 加减交替法 |x

8、|=00.1001，|y|= 00.1101，|y|变补 = 11.0011 被除数/部分余数a商c 0 0 0.1 0.1 1 0.1 1 0 0.1 1 0 1 说明 0 0.1 0 0 1 00000-|y|+|y|变补1 1.0 0 1 1 1 1.1 1 0 0 00000余数0，商0，左移一位1 1.1 0 0 0 00000+|y|0 0.1 1 0 1 +|y| 0 0.0 1 0 100001余数0，商1，左移一位0 0.1 0 1 000010+|y|变补1 1.0 0 1 1-|y| 1 1.1 1 0 100010余数0，商0，左移一位1 1.1 0 1 0 00100

9、+|y|0 0.1 1 0 1+|y| 0 0.0 1 1 1 00101余数0，商1，左移一位0 0.1 1 1 001010+|y|变补1 1.0 0 1 1-|y| 0 0.0 0 0 101011余数0，商1 0 0.0 0 0 1所以商q= -0.1011，余数r=-0. 00012-4。a 补码加减交替法 x补=11.0111，y补=00.1101，-y补 =11.0011 被除数/余数a商c 0 0 0.1 0.1 1 0.1 1 0 0.1 1 0 1 说明 1 1.0 1 1 1 00000x补和y补异号，加除数+y补 0 0.1 1 0 1 0 0.0 1 0 0 0000

10、1余数和除数同号，商1 0 0.1 0 0 0 00010，左移一位 下次减除数+-y补 1 1.0 0 1 1 1 1.1 0 1 1 00010余数和除数异号，商0 1 1.0 1 1 0 00100左移一位，下次加除数+y补 0 0.1 1 0 1 0 0.0 0 1 1 00101余数和除数同号，商1 0 0.0 1 1 0 01010左移一位，下次减除数+-y补 1 1.0 0 1 1 1 1.1 0 0 1 01010余数和除数异号，商0 1 1.0 0 1 0 10100左移一位，下次加除数+y补 0 0.1 1 0 1 1 1.1 1 1 1 1 1.1 1 1 110101末

11、尾恒置1商q补= 1.0101，余数r补 = 11.11112-4。第四章12某机器的16位单字长访内指令的格式如下：42118操作码modeid其中，d为立即数或形式地址，补码表示；mode为寻址模式，0表示立即寻址，1表示直接寻址，2表示基地址寻址，3表示相对寻址；为间址标志，=1表示间接寻址，=0表示直接寻址；i为变址标志，i=1表示变址寻址，i=0表示非变址寻址。设pc、rx、rb分别为指令计数器、变址寄存器、基址寄存器，ea为有效地址，试解答下列问题：（1）该指令格式能定义多少种不同的操作？（2）试写出立即寻址、直接寻址、基址寻址、变址寻址、相对寻址方式中计算有效地址ea的表达式。（

12、3）设基址寄存器为16位，在基址寻址时，可寻址的主存地址范围是多少？ （4）间接寻址时，可寻址的主存地址范围是多少？若采用多重间址，可寻址的主存地址范围又是多少？解：（1）24=16。（2）立即寻址：无ea直接寻址：ea=d；d为指令中给出偏移量基址寻址：ea=（rb）+d； 变址寻址：ea=（rx）+d； 相对寻址：ea=（pc）+d；pc为程序计数器，d为偏移量（3）0216-1（4）间接寻址可寻址的主存地址范围为0216-1，多重间址可寻址的主存地址范围为0215-1。13某机的指令格式如下：15 109 87 0操作码moded其中，d为立即数或形式地址，补码表示；mode为寻址模式，

13、0表示直接寻址，1表示用变址寄存器rx1进行寻址，2表示用变址寄存器rx2进行寻址，3表示相对寻址。若已知（pc）=1000h， rx1=0005h，rx2=1005h，请计算出下列指令的有效地址：8442h 4545h 解：8442h=1000 0100 0100 0010因为mode=0，所以为直接寻址，ea=d=0042h4545h=0100 0101 0100 0101因为mode=1，所以用变址寄存器rx1寻址，ea=（rx1）+d=0005h+45h=004ah16某机字长32位，cpu的寻址范围为1mb，14个通用寄存器，共30条单字长双地址指令，要求有立即、直接、间接、寄存器、

14、基址、相对寻址方式。试设计其指令格式。答：14个通用寄存器需要4位来表示，30条单字长指令需要5位来表示，7种寻址方式需要3位来表示，剩下的20位用来表示操作数。指令格式为：5位操作码+3位寻址方式设置+4位寄存器操作数+20存储器操作数第五章9用16k1位的dram芯片组成64k8位的存储器，要求：（1）画出该存储器组成的逻辑图。（2）设存储器读、写周期均为0.5s，cpu在1s内至少要访存一次。试问采用哪种刷新方式比较合适？两次刷新的最大时间间隔是多少？ 答：由题意知，存储器的总容量为64kb，故共需16条地址线（a0a15），需要16k1位dram芯片的个数为：（64k8位）/（16k1

15、位）=32片，芯片地址线占14位（a0a13），高2位的地址线（a14a15）作为2：4译码器的输入端，4个输出端分别与4个dram芯片的片选信号端相连接。其组成逻辑框图如下：由已知条件可知，cpu在1s内至少访存一次，故整个存储器的平均读/写周期与单个dram芯片的读/写周期基本相同，采用异步式刷新方式较合适。动态mos存储器两次刷新的最大时间间隔为2ms/128=15.625us，应该取15.5us比较合适（取存取周期的整数倍）。16. 某存储器容量为16m字，字长32位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存取周期t=200ns，数据总线宽度为32位，总线传送周期 =40n

16、s。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？答：顺序存储器和交叉存储器连续读出4个字的信息总量都是：q=32位4=128位顺序存储器连续读出4个字所需的时间是：t1=mt=4200ns=800ns=810-7s;交叉存储器连续读出4个字所需的时间是：t2=t+（m-1）=200ns+340ns=320ns=3.210-7s因此，顺序存储器和交叉存储器的带宽分别为：w1=q/t1=128（810-7）=16107（b/s） w2=q/t2=128（3.210-7）=40107（b/s）19容量为64块的cache采用组相联映像方式，字块大小为128个字，每4块为一组。若主存容量为

17、4096块，且以字编址。（1）给出主存地址字段的组成及各段的长度；（2）设cache的初始状态为空，cpu从主存的第0号单元顺序读出500个字（一次读出一个字），重复读取上述数据10次，cache的命中率为多少？（3）若cache的速度是主存速度的5倍，则增加cache后比没有cache时速度提高多少倍？解：（1）由每字块有128个字可得：主存地址字段中字块内地址字段的长度w应为7位。cache容量为64块，每4块为一组，则cache共有24个组，表示cache组号的位数为4，表示组中块号的位数为2。主存容量为4096块，cache容量为64块，主存共分为4096/64=26个区，故地址字段中

18、主存区号地址位数为6。主存地址字段格式为：区号地址（6位）组地址（4位）组内块号（2位）字块内字地址（7位）（2）cache初始状态为空，每个字块中有128个字，故cpu第一次读500个字时，第0、128、256、384号单元，共有4次未命中，后9次重复读这500个字均命中，故命中率为：(50010-4)/50010 100%=99.92%（3）设cache的存取周期为t，则主存存取周期为5t，没有cache时，访问时间为5t5000，有cache后访问时间为t(5000-4)+5t4，故有cache后速度提高的倍数为：5t5000 /t(5000-4)+5t4-1=3.98第六章8某机主要部件如图6-32所示。 请补充各部件间的主要连接线，并注明数据流动方向。 拟出指令add（r1），（r2）的执行流程（含取指过程与确定后继指令地址）。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器r1和r2中，目的操作数寻址方式为自增型寄存器间址。 其中：laa输入选择器； lbb输入选择器； c、d