计算机组成原理练习题附标准答案

1、计算机组成原理复习题答案一、选择题1、完整的计算机系统应包括 运算器、存储器、控制器 。 一个完整的计算系统应该是 :硬件系统和软件系统 ,硬件系统应该包括运算器 ,控制器 ,存储器 , 输入设备和输出设备 ,软件系统包括系统软件和应用软件 .而你给的答案中 B 和 D 是可以排除 的,也就是不能选 ,A 和 C 两个中 A 的可能性最大 ,答案只能选 A. 矚慫润厲钐瘗睞枥庑赖。3、冯 . 诺依曼计算机工作方式的基本特点是按地址访问并顺序执行指令 。4、移码 表示法主要用于表示浮点数中的阶码。5、动态 RAM 的刷新是以 行 为单位的。8、在定点运算器中产生溢出的原因是 运算的结果的超出了机

2、器的表示范围 。10、在指令的地址字段中，直接指出操作数本身的寻址方式，称为立即寻址 。11、目前的计算机，从原理上讲 指令和数据都以二进制形式存放 。13、计算机问世至今， 新型机器不断推陈出新， 不管怎样更新， 依然保有 “存储程序 ”的概念， 最早提出这种概念的是 冯. 诺依曼 。 聞創沟燴鐺險爱氇谴净。16、在 CPU 中，跟踪后继指令地址的寄存器是 程序计数器 。20、系统总线中地址总线的作用是 用于选择指定的存储单元或外设 。 21、计算机中的主机包含 运算器、控制器、存储器 。23、原码一位乘运算，乘积的符号位由两个操作数的符号进行异或运算 。24、对于真值 “ 0表”示形式唯一

3、的机器数是 移码和补码 。25、若X补=0.0100110，则X 反= 0.0100110。-x 为正数26、在 CPU 中，存放当前执行指令的寄存器是 指令寄存器 。 保存当前正在执行的指令的寄存器称为（指令寄存器） 。指示当前正在执行的指令地址的寄存器称为（程序计数器或指令计数器） 。27、下列编码中通常用作字符编码的是ASCII 码 。ASCIIASCII （ American Standard Code for Information Interchange ，美国信息互换标准代码）是基 于拉丁字母的一套电脑编码系统。 它主要用于显示现代英语和其他西欧语言。 它是现今最通 用的单字节编

4、码系统，并等同于国际标准 ISO/IEC 646 。 残骛楼諍锩瀨濟溆塹籟。28、在下列存储器中， 半导体存储器 可以作为主存储器。30、在 CPU 中跟踪指令后继地址的寄存器是 PC。31、 EPROM 是指 光擦除可编程的只读存储器计算机组成原理复习题答案EPROM（ Erasable Programmable Read-Only Memory ，可擦除可编程 ROM ）芯片可重复擦除 和写入， 解决了 PROM 芯片只能写入一次的弊端。 EPROM 芯片有一个很明显的特征， 在其 正面的陶瓷封装上， 开有一个玻璃窗口， 透过该窗口，可以看到其内部的集成电路，紫外线 透过该孔照射内部芯片就

5、可以擦除其内的数据，完成芯片擦除的操作要用到 EPROM 擦除 器。 EPROM 内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程 电压（ VPP=12 24V ，随不同的芯片型号而定） 。 EPROM 的型号是以 27 开头的，如 27C020（8*256K） 是一片 2M Bits 容量的 EPROM 芯片。 EPROM 芯片在写入资料后，还要以 不透光的贴纸或胶布把窗口封住，以免受到周围的紫外线照射而使资料受损。 EPROM 芯 片在空白状态时（用紫外光线擦除后） ，内部的每一个存储单元的数据都为1（高电平） 。酽锕极額閉镇桧猪訣锥。33、 CPU主要包括 控制器、运

6、算器（不含主存） 。36、存储器是计算机系统的记忆设备，主要用于存放程序和数据 。37、在计算机中，普遍采用的字符编码是ASC 码。39、设变址寄存器为 X ，形式地址为 D，（X）表示寄存器 X 的内容，这种寻址方式的 有效地址为 EA=（X）+D 。 彈贸摄尔霁毙攬砖卤庑。41、微程序存放在 控制存储器 。CPU 内部有一个控制存储器 ,里面存放着各种程序指令对应的微程序段.当 CPU 执行一句程序指令里 ,会从控制存储器里取一段与该程序指令对应的微程序解释执行,从而完成该程序语句的功能 .謀荞抟箧飆鐸怼类蒋薔。45、存储单元是指 存放一个机器字的所有存储元 。46、下列有关运算器的描述中

7、， 既做算术运算，又做逻辑运算 是正确的。 指令周期指令周期是执行一条指令所需要的时间， 一般由若干个机器周期组成， 是从取指令、 分析指 令到执行完所需的全部时间。 厦礴恳蹒骈時盡继價骚。CPU 从内存取出一条指令并执行这条指令的时间总和。指令不同， 所需的机器周期数也不同。 对于一些简单的的单字节指令， 在取指令周期中， 指令取出到指令寄存器后， 立即译码执行， 不再需要其它的机器周期。 对于一些比较复杂的 指令， 例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。 茕桢广鳓鯡选块网羈泪。从指令的执行速度看， 单字节和双字节指令一般为单机器周期和双机器周期， 三字节指 令都是双机器

8、周期，只有乘、除指令占用 4 个机器周期。 鹅娅尽損鹌惨歷茏鴛賴。计算机组成原理复习题答案因此在进行编程时，在完成相同工作的情况下，选用占用机器周期少的命令会提 高程序的执行速率，尤其是在编写大型程序程序的时候，其效果更加明显！ 籟丛妈羥为 贍偾蛏练淨。47、寄存器间接寻址方式中，操作数处在主存单元 。50、指令周期是指 CPU 从主存取出一条指令加上执行这条指令的时间55、在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器 来实现。举例说明：减法 5-3 相当于加法 5+（ -3）被加数 5 的二进制代码为 0000 0101加数-3 的二进制代码为 1000 0011 -3的二进

9、制反码为 1111 1100 -3的二进制补码为 1111 1101即 5-3 相当于 5+（-3）=0000 0101+1111 1101=0000 0010=2其中最高位为 0 表示正数最高数为 1 表示负数， 正数的补码为其本身， 负数的补码为取反加 1由此可见减法相当于补码运算的二进制加法器57、单地址指令中为了完成两个数的算术运算， 需采用 隐含寻址方式 。 預頌圣鉉儐歲龈讶骅籴。58、用于对某个寄存器中操作数的寻址方式称为59、运算器虽有许多部件组成，但核心部分是除地址码指明的一个操作数外， 另一个数常寄存器直接 寻址。算术逻辑运算单元 。71、采用 DMA 方式传送数据时，每传送

10、一个数据就要占用CPU 一个存储周期 的时间。73、中断响应时，保存 PC 并更新 PC 的内容，主要是为了 能进入中断处理程字并能正确返 回原程序 。79、在计算机硬件系统中，在指令的操作数字段中所表示的内存地址被称为形式地址 。81、Cache 是为提高存储系统的速度 。82、计算机中，执行部件根据控制部件的命令所作的不可再分的操作称为微命令 。83、对组合逻辑的控制器，指令不同的执行步骤是用节拍发生器 给出的85、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式， 可以实现 程序的条件转移或无条件转移 。95、 PROM 是指 可编程的只读存储器计算机组成原理复习题答案二、填空题2、

11、DMA 方式中，周期窃取是指窃取一个 存储周期 。3、计算机系统总线根据传送的信息不同，可分为地址总线，控制总线，数据总线 。5、指令格式通常由 操作码 字段和 地址码 字段组成。6、动态半导体存储器的刷新一般有 集中刷新、分散刷新、异步刷新 三种方式，之所以要刷 新是因为 动态存储器依靠电容电荷存储信息， 时间一长， 电荷可能泄放 。渗釤呛俨匀谔鱉调硯錦。 10、主存和 Cache 的地址映射方法有很多，常用的有 全相联映射 、 直接相联映射 和组相联 映射 三种， 其中灵活性最强的是 全相联映射 ，成本最高的是 全相联映射 。铙誅卧泻噦圣骋贶頂廡。12、Cache中数据块常用的替换算法有

12、先进先出（ FIFO ）和最近最少使用（ LRU ）两种。13、按照总线仲裁电路的位置不同，可分为集中式 仲裁和 分布式 仲裁。14、寄存器直接寻址操作数在 寄存器 中；寄存器间接寻址操作数在 主存 中。17、RISC的中文含义是 精简指令集计算机 ，CISC 的中文含义是 复杂指令系统计算机 。 RISC （reduced instruction set computer ，精简指令集计算机）CISC （Complex Instruction Set Computer ，复杂指令系统计算机）18、计算机软件一般分为两大类： 一类叫 系统软件 ，另一类叫 应用软件 ，操作系统属于 系统 软件

13、类。19、目前主流的 CPU包括运算器、控制器 和Cache.20、主存储器容量通常以 KB 表示，其中 K= 2的10次方；硬盘容量通常以 GB 表示，其中 G= 2 的 30 次方 。擁締凤袜备訊顎轮烂蔷。21、存储器和 CPU 连接时，要完成 地址线 的连接； 数据线 的连接和 控制线 的连接，方能正 常工作。23、常见的集中式总线控制方式有 链式查询 、 计数器定时查询 和独立请求 三种，其中 链式 查询 对电路故障最敏感。 贓熱俣阃歲匱阊邺镓騷。25、存储器的技术指标有 存储容量 和 存取时间 。27、一个定点数由 符号位 和 数值域 两部分组成。29、运算器的两个主要功能是： 算术

14、运算 ，逻辑运算 。30、完整的计算机系统包括 硬件，软件 ；在计算机中用二进制的理由是 便于实现 。31、直接内存访问（ DMA ）方式中， DMA 控制器从 CPU 完全接管对 总线 的控制，数据交 换不经过 CPU,而直接在内存和 I/O 设备 之间进行。 坛摶乡囂忏蒌鍥铃氈淚。32、外围设备主要可以分为 输入设备 和 输出设备 。计算机组成原理复习题答案外围设备 计算机系统中除主机外的其他设备。 包括输入和输出设备、外存储器、 模数转换器、数模转 换器、 外围处理机等。是计算机与外界进行通信的工具。 例如打印机、 磁盘驱动器或键 盘。 蜡變黲癟報伥铉锚鈰赘。33、CPU 能直接访问 c

15、ache和主存 ，但不能直接访问磁盘和光盘。35、为了解决多个 主设备 同时竞争总线 控制权 ，必须具有 总线仲裁部件 部件。36、在计算机系统中， 多个系统部件之间信息传送的公共通路称为总线 。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、 地址 、控制信息。 買鲷鴯譖昙膚遙闫撷凄。37、指令操作码字段表征指令的 操作特性与功能 ，而地址码字段指示 参与操作的操作数的 地址 。38、CPU 中，保存当前正在执行的指令的寄存器为指令寄存器 IR ，保存当前正在执行的指令的地址的寄存器为 程序计数器 PC，保存 CPU 访存地址的寄存器为 内存地址寄存器 MAR 。 綾镝鯛駕櫬鹕踪韦

16、辚糴。39、DMA 技术的出现使得 外围设备 可以通过 DMA 控制器 直接访问 内存 ；与此同时， CPU 可以继续执行其它任务。 驅踬髏彦浃绥譎饴憂锦。40、一个浮点数由 尾数和阶码 两部分组成。三、问答题3、 CPU 中有哪些主要寄存器？简述这些寄存器的功能（至少5 个）。3. 解：（1）指令寄存器（ IR ）：用来保存当前正在执行的一条指令。（2）程序计数器（ PC）：用来确定下一条指令的地址。（3）地址寄存器（ AR）：用来保存当前 CPU 所访问的内存单元的地址。（4） 缓冲寄存器（ DR）： 作为 CPU 和内存、外部设备之间信息传送的中转站。 补偿 CPU 和内存、外围设备之间

17、在操作速度上的差别 在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5）通用寄存器（ AC）：当运算器的算术逻辑单元（ ALU ）执行全部算术和逻辑运算时， 为 ALU 提供一个工作区。 猫虿驢绘燈鮒诛髅貺庑。（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内 容。除此之外，还保存中断和系统工作状态等信息，以便使 CPU 和系统能及时了解机器- 5 -计算机组成原理复习题答案运行状态和程序运行状态。 锹籁饗迳琐筆襖鸥娅薔。5、在寄存器 寄存器型，寄存器 存储器型和存储器 存储器型三类指令中，哪类指令的 执行时间最长？哪类指令的执行时间最短？为什么？

18、構氽頑黉碩饨荠龈话骛。5. 寄存器 -寄存器型执行速度最快 ,存储器 -存储器型执行速度最慢。因为前者操作数在寄存 器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需 时间长。 輒峄陽檉簖疖網儂號泶。7、说明计算机存储系统的层次结构。8、中断处理过程包括哪些操作步骤？8解：中断处理过程如下：（ 1）设备提出中断请求（ 2）当一条指令执行结束时 CPU 响应中断（3）CPU 设置 “中断屏蔽 ”标志，不再响应其它中断请求（ 4）保存程序断点（ PC）（5）硬件识别中断源（转移到中断服务子程序入口地址）（ 6）用软件方法保存 CPU 现场（7）为设备服务（ 8）恢复 C

19、PU 现场（ 9） “中断屏蔽 ”标志复位，以便接收其它设备中断请求（10）返回主程序9、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。9.计算机可以从时间和空间两方面来区分指令和数据，在时间上， 取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令 送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。 尧侧閆繭絳闕绚勵蜆贅。10、说明总线结构对计算机系统性能的影响。10解：计算机组成原理复习题答案（1）最大存储容量 单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。 双

20、总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统 双总线系统，必须有专门的 I/O 指令系统 单总线系统，访问内存和 I/O 使用相同指令 （ 3）吞吐量总线数量越多，吞吐能力越大16、简要描述外设进行 DMA 操作的过程及 DMA 方式的主要优点。16. （ 1）外设发出 DMA 请求；（ 2） CPU 响应请求， DMA 控制器从 CPU 接管总线的控制；（ 3）由 DMA 控制器执行数据传送操作；（ 4）向 CPU 报告 DMA 操作结束。 主要优点是数据数据速度快17、试比较 RAM 和 ROM ，以及静态 RAM 和动态 RAM ？书 p8725、解释概念： Cache高

21、速缓冲存储器， SRAM ，DRAM ， ROM ，PROM ROM ：只读存储器 随机存储器 （RAM）随机存储器分为静态与动态： 静态随机存储器 （SRAM） 动态随机存储器（ DRAM ） 可编程只读存储器（ PROM ） 可擦可编程序只读存储器（ EPROM ） 可擦可编程只读存储器（ EEPROM ）计算机组成原理复习题答案26、什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新：对 DRAM 定期进行的全部重写过程； 刷新原因：因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷 新操作；常用的刷新方法有三种：集中式、分散式、异步式。 集中式：在最大刷新

22、间隔时间内，集中安排一段时间进行刷新，存在 CPU 访存死时间。 分散式：在每个读 /写周期之后插入一个刷新周期，无CPU 访存死时间。异步式：是集中式和分散式的折衷。33、解释概念： PC、IR、MAR 、MDR、 ACC、 CU、ALU 、存储单元、存储元件、存储字 长、机器字长 识饒鎂錕缢灩筧嚌俨淒。程序计数器 PC 用来存放指令地址指令寄存器 IR程序状态字寄存器 PSWR主存数据寄存器 MDR(Memory Data Register)主存地址寄存器 MAR ( Memory Address Register )累加器 ACC ( Accumulator )CB 控制总线CU 控制单

23、元DB 数据总线CS 片选信号算术逻辑单元 (Arithmetic Logic Unit, ALU)中央处理器(英文 Central Processing Unit ， CPU)存储单元 存储单元一般应具有存储数据和读写数据的功能， 一般以 8 位二进制作为一个存储 单元，也就是一个字节。每个单元有一个地址，是一个整数编码，可以表示为二进制整数。 程序中的变量和主存储器的存储单元相对应。 变量的名字对应着存储单元的地址， 变量内容 对应着单元所存储的数据。 凍鈹鋨劳臘锴痫婦胫籴。存储元件计算机中主存储器包括存储体 M ，各种逻辑部件及控制电路等，存储体由许多存储单 元组成，每个存储单元又包含若

24、干个存储元件，每个存储元件能寄存一位二进制代码“ 0或”“ 1，”存储元件又称为存储基元、存储元。 一个存储单元存储一串二进制代码 (存- 8 -计算机组成原理复习题答案储字） ，这串二进制代码的位数称为存储字长， 存储字长可以是 8 位、16 位、 32 位等， 如果把一个存储体看做是一幢大楼，存储单元看做是大楼里的每个房间，那么每个存 储元件就可以看做是每间房间里的一张床位，床位有人相当于“1”，无人相当于 “0”，每间房间里的床的位数就相当于存储字长， 而房间的编号可看做是存储单元的地址号。 恥諤銪灭萦欢煬鞏鹜錦。存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称

25、为存储 字长，存储字长可以是 8 位、 16 位、 32 位等。 鯊腎鑰诎褳鉀沩懼統庫。 早期计算机的存储字长一般和机器的指令字长与数据字长相等，故访问一次主存便可 取一条指令或一个数据。随着计算机的应用范围的不断扩大，解题精度的不断提高， 往往要求指令字长是可变的，数据字长也要求可变。为了适应指令和数据字长的可变 性，其长度不由存储字长来确定，而且字节的个数来表示。 1 个字节（ Byte） 被定义为 由 8 位（ Bit ）二进制代码组成。 硕癘鄴颃诌攆檸攜驤蔹。机器字长 机器字长是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定 点整数运算）。机器字长也就是运算器进行定点

26、数运算的字长，通常也是 CPU 内部数 据通路的宽度。即字长越长，数的表示范围也越大，精度也越高。机器的字长也会影 响机器的运算速度。倘若 CPU 字长较短，又要运算位数较多的数据，那么需要经过两 次或多次的运算才能完成，这样势必影响整机的运行速度。 阌擻輳嬪諫迁择楨秘騖。机器字长与主存储器字长通常是相同的，但也可以不同。不同的情况下，一般是 主存储器字长小于机器字长，例如机器字长是 32 位，主存储器字长可以是 32 位，也 可以是 16 位，当然，两者都会影响 CPU 的工作效率。 氬嚕躑竄贸恳彈瀘颔澩。机器字长对硬件的造价也有较大的影响。它将直接影响加法器（或 ALU ），数据 总线以及

27、存储字长的位数。所以机器字长的确不能单从精度和数的表示范围来考虑。 釷鹆資贏車贖孙滅獅赘。41、试比较逻辑移位和算术移位。 解：逻辑移位和算术移位的区别：逻辑移位是对逻辑数或无符号数进行的移位，其特点是不论左移还是右移，空出位均 补 0，移位时不考虑符号位。算术移位是对带符号数进行的移位操作，其关键规则是移位时符号位保持不变，空出计算机组成原理复习题答案位的补入值与数的正负、移位方向、采用的码制等有关。补码或反码右移时具有符号延伸 特性。左移时可能产生溢出错误，右移时可能丢失精度。 怂阐譜鯪迳導嘯畫長凉。49、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？答： P

28、41.总线是一种能由多个部件分时共享的公共信息传送线路。总线传输的特点是：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从 总线上接收相同的信息。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。65、什么是 I/O 接口， 与端口有何区别 ?为什么要设置 I/O 接口？将 I/O 接口按数据传送方式 和控制方式分别进行分类？ 谚辞調担鈧谄动禪泻類。解：I/O 接口一般指 CPU 和 I/O 设备间的连接部件， 而端口是指 I/O 接口内 CPU 能够访问 的寄存器，端口加上相应的控制逻辑即构成 I/O 接口。 嘰觐詿缧铴嗫偽純铪锩。I/O 接口分类方法很多，主要有：

29、（1）按数据传送方式分有并行接口和串行接口两种；（ 2）按数据传送的控制方式分有程序控制接口、程序中断接口、DMA 接口三种66、一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规 格的存储芯片时， 各需要多少片？ 1K4位，2K8位，4K4 位，16K1位， 4K8位， 8K8 位熒绐譏钲鏌觶鷹緇機库。解：地址线和数据线的总和 = 14 + 32 = 46 根； 选择不同的芯片时，各需要的片数为：1K4：（16K32）/ （ 1K4）= 16 8= 128 片2K8：（16K32）/ （ 2K8）= 8 432 片4K4：（16K32）/ （ 4K4）= 4

30、832 片16K1：（16K32）/ （ 16K1）= 1 32 = 32 片4K8：（16K32）/（ 4K8） =4 4 =16 片8K8：（16K32）/ （ 8K8）= 2 48片67、为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故障最敏感？ 鶼渍螻偉阅劍鲰腎邏蘞。 解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控 制有三种：链式查询、计数器查询、独立请求；特点：链式查询方式连线简单，易于扩充， 对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程- 10 -计算机组成原

31、理复习题答案较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。 纣忧蔣氳頑莶 驅藥悯骛。68、指令和数据都存于存储器中，计算机如何从时间上和空间上区分它们？ 答：通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令 取出；在执行阶段通过访问存储器可将操作数取出。这样，虽然指令和数据都为0、1 代码形式存在存储器中，但 CPU 可以判断出在取指阶段访问存储器取出的0、1 代码是指令；在执行阶段访存取出的 0、 1代码是数据。例如，完成 ADD M 指令需两次访存：第一次访 存是取指阶段， CPU 根据 PC 给出的地址取出指令； 第二次访存是执行阶段，

32、CPU 根据 IR 的指令中 M 给出的地址取出操作数。 可见， CPU 就是根据取指阶段和执行阶段的访存性质 不同来区分指令和数据的。 颖刍莖蛺饽亿顿裊赔泷。73、设有一个具有 20 位地址和 32 位字长的存储器，问： (1) 该存储器能存储多少个字节的 信息？ (2)如果存储器由 512k8 位的 RAM 芯片组成， 需多少片？ (3)需多少位地址作芯片选 择？ 濫驂膽閉驟羥闈詔寢賻。计算部分4MB ，若按字编址，它的寻址范围是 1M。1M 字。2、机器字长 32 位，其存储容量为 容量是 4MB ，字长 32 位时，容量就等于 按字编址的寻址范围是： 00000FFFFFH 。32、机

33、器字长64 位，其存储容量为A、1MB、1MB42、机器字长16 位，其存储容量为A、1MC、4M52、机器字长64 位，其存储容量为A、8MC、16M62、机器字长32 位，其存储容量为它的寻址范围是 D、4MB它的寻址范围是 8MB ，若按字编址， C、 4M8MB ，若按字编址，B、1MBD、 4MB64MB ，若按字编址，它的寻址范围是 B、8MBD 、 16MB64MB ，若按字编址，它的寻址范围是 - 11 -计算机组成原理复习题答案C、16MD、16MB72、机器字长 128 位，其存储容量为128MB ，若按字编址，它的寻址范围是A、2048MB、2048MBC、1024MD、

34、1024MBA 、 8MB、 8MB9、（ 2000） 10 化成十六进制数是 （ 7D0 ） 16。22、 （2001）10 化成十六进制数是 （ 7D1） 1634、某一 RAM 芯片，其容量为5128 位，考虑电源端和接地端，该芯片引出线的最小数目应为 。 銚銻縵哜鳗鸿锓謎諏涼A、21C、1744、某一 RAM 芯片，其容量为B、522D、 19 12816 位，考虑电源端和接地端，该芯片引出线的最小数目应为 。 挤貼綬电麥结鈺贖哓类。B、 23A、25C、27D、 2470、某一 RAM 芯片，其容量为 64 8 位，考虑电源端和接地端，该芯片引出线的最小数目 应为 。 赔荊紳谘侖驟辽

35、輩袜錈。A、16B、 20C、17D、 1948、定点 32 位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 31 31 31 31A、-2 2-1B、 -2 -12-131 31 31 31C、-2 +12D 、-2 288、定点 64 位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 63 63 63 63A、-2 2-1B、 -2 -12-1C、-263+1263D 、-26326319、某存储器容量为 64K32 位，则 地址线为 16 根，数据线为 32 根 。63、某存储器容量为 128K64 位，则 地址线为 17 根，数据线为 64 根 。 100、某存储

36、器容量为 4K16 位，则 地址线为 12 根，数据线为 16 根 。 49、某主存储器按字节编址，地址线数目为16，这个存储器的容量为 64K8 位.74、某主存储器按字节编址，地址线数目为32，这个存储器的容量为 4G8 位.- 12 -计算机组成原理复习题答案60、已知 X0 且X原 = X0.X1X2Xn，则X反可通过 求得。A、X 原各位求反，末位加 1B、 X0 外各位求反C、X0 外各位求反末位加 1D、X 原求反90、已知 X-16 ，则应满足条件 。塤礙籟馐决穩賽釙冊庫。A 、 X1X2 为 0，其他各位任意B、X1X2 为 1，其他各位任意C、X1X2 为 1，X3 X6

37、中至少有一位为 1D、X1X2 为 0，X3 X6 中至少有一位为 164、若 X补=1,X1X2 X6 ，其中 Xi 取 0 或 1，若要求 X-8 ，则应满足条件 。裊樣祕廬廂颤谚鍘羋蔺。A 、 X1X2X3 为 0，其他各位任意B、X1X2X3 为 1，其他各位任意C、X1X2X3 为 1，X4 X6 中至少有一位为 1D、X1X2X3 为 0，X4 X6 中至少有一位为 194、若X补=1,X1X2 X6，其中 Xi取 0或1，若要求 X-32 ，则应满足条件 。仓嫗盤紲嘱珑詁鍬齊驁。A 、 X1 为 0，其他各位任意B、X1 为 1，其他各位任意C、X1 为 1，X2 X6 中至少有

38、一位为 1D、X1 为 0，X2 X6 中至少有一位为 11、某机器数位 10000000 ，若它代表 -127，则该机器数为 形式，若代表-128，该机器数又为 形式。 绽萬璉轆娛閬蛏鬮绾瀧。22、某机器数位10000000，若它代表 -0，则该机器数为 形式，若代表-128，该机器数又为 形式。 骁顾燁鶚巯瀆蕪領鲡赙。4、欲组成一个 64K16位的存储器，当分别选用 2K4 位、 4K8位两种不同规格的芯片进 行扩充，各需 和 片。 瑣钋濺暧惲锟缟馭篩凉。- 13 -计算机组成原理复习题答案16、欲组成一个 16K16位的存储器，当分别选用 2K4 位、 4K8 位两种不同规格的芯片进行扩

39、充，各需 和片。 鎦诗涇艳损楼紲鯗餳類。4、求十进制数 -113 的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7 位）。 栉缏歐锄棗鈕种鵑瑶锬。4.原码 11110001反码10001110补码10001111移码0000111112、求十进制数 -97 的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7 位）。 辔烨棟剛殓攬瑤丽阄应。20、求十进制数 -33 的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7 位）。 峴扬斕滾澗辐滠兴渙藺。28、求十进制数 +88 的原码表示，反码表示，补码表示和移码表示（用 设最高

40、位为符号位，真值为 7 位）。 詩叁撻訥烬忧毀厉鋨骜。40、求十进制数 +99 的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7 位）。 则鯤愜韋瘓賈晖园栋泷。48、求十进制数 -94 的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7 位）。 胀鏝彈奥秘孫戶孪钇賻。50、求十进制数 -101 的原码表示，反码表示，补码表示和移码表示（用 并设最高位为符号位，真值为 7 位）。鳃躋峽祷紉诵帮废掃減。71、求十进制数 -128 的原码表示，反码表示，补码表示和移码表示（用 并设最高位为符号位，真值为 7 位）。稟虛嬪赈维哜妝扩踴粜。8 位二进制表

41、示，并8 位二进制表示，并8 位二进制表示，并8 位二进制表示，并8 位二进制表示，并8 位二进制表示，并8 位二进制表示，8 位二进制表示，27、设总线的时钟频率为 8MHZ ，一个总线周期等于一个时钟周期。 如果一个总线周期中并 行传送 16 位数据，试问总线的带宽是多少？ 陽簍埡鲑罷規呜旧岿錟。解：由于： f=8MHz,T=1/f=1/8M 秒，一个总线周期等于一个时钟周期 所以：总线带宽 =16/（ 1/8M ） = 128Mbps 34、试述总线带宽的概念。 设总线的时钟频率为 16MHZ ，一个总线周期等于一个时钟周期。 如果一个总线周期中并行传送 32 位数据，试问总线的带宽是多

42、少？ 沩氣嘮戇苌鑿鑿槠谔應。58、设总线的时钟频率为 64MHZ ，一个总线周期等于 4 个时钟周期。如果一个总线周期中 并行传送 8 位数据，试问总线的带宽是多少？ 钡嵐縣緱虜荣产涛團蔺。- 14 -计算机组成原理复习题答案29、写出 1100、 1101 对应的汉明码 （按配偶原则 ）。37、写出 1110、 1111对应的汉明码 （按配偶原则 ）。17. 写出 1100、 1101、1110、1111对应的汉明码。 解：有效信息均为 n=4 位，假设有效信息用 b4b3b2b1 表示 校验位位数 k=3 位，（ 2k=n+k+1 ）设校验位分别为 c1、c2、 c3，则汉明码共 4+3=

43、7 位，即： c1c2b4c3b3b2b1 校验位在汉明码中分别处于第 1、2、4 位c1=b4 b3b1c2=b4 b2b1c3=b3 b2b1当有效信息为1100时，c3c2c1=110,汉明码为0111100。当有效信息为1101时，c3c2c1=001,汉明码为1010101。当有效信息为1110时，c3c2c1=000,汉明码为0010110。当有效信息为1111时，c3c2c1=111,汉明码为1111111。51、已经接收到下列汉明码，分别写出它们所对应的欲传送代码。（1）1101001（按偶性配置） ，（2） 0011001（按奇性配置）78、已经接收到下列汉明码，分别写出它们

44、所对应的欲传送代码。（ 1） 1100000（按偶性配置） ，（ 2）1100010（按偶性配置）19. 已经接收到下列汉明码，分别写出它们所对应的欲传送代码。（1）1100000（按偶性配置）（2）1100010（按偶性配置）（3）1101001（按偶性配置）（4）0011001（按奇性配置）（5）1000000（按奇性配置）（6）1110001（按奇性配置）解：（一）假设接收到的汉明码为C1C2B4C3B3B2，B按1偶性配置则：P1=C1 B4 B3 B1P2=C2 B4 B2 B1P3=C3B3B1（ 1）如接收到的汉明码为 1100000，- 15 -计算机组成原理复习题答案P1=1

45、 000=1P2=1 000=1P3=0 00=0P3P2P1=011 ，第 3 位出错，可纠正为 1110000，故欲传送的信息为 1000。（ 2）如接收到的汉明码为 1100010，P1=1 000=1P2=1 010=0P3=0 00=0P3P2P1=001 ，第 1 位出错，可纠正为 0100010，故欲传送的信息为 0010。（ 3）如接收到的汉明码为 1101001，P1=1 001=0P2=1 001=0P3=1 0 1=0P3P2P1=000 ，传送无错，故欲传送的信息为0001。（二）假设接收到的汉明码为 C1 C2B4C3 B3B2，B按1奇性配置则：P1=C1 B4 B

46、3 B1 1P2=C2 B4 B2 B1 1P3=C3 B3 B1 1（ 4）如接收到的汉明码为 0011001，P1=0 1 0 11=1P2=0 1 0 11=1P3=1 0 1 1=10011000，故欲传送的信息为 1000。1001000，故欲传送的信息为 0000。P3P2P1=111，第 7 位出错，可纠正为（ 5）如接收到的汉明码为 1000000，P1=1 0001=0P2=0 1001=0P3=0 0 0 1=1P3P2P1=100 ，第 4 位出错，可纠正为（ 6）如接收到的汉明码为 1110001，P1=1 1 0 11=0- 16 -计算机组成原理复习题答案P2=1

47、1 0 11=0P3=0 0 1 1=0P3P2P1=000，传送无错，故欲传送的信息为 42、将下列数转化成为规格化浮点数，格式：阶码 1 位数符），阶码用移码表示，尾数用补码表示。 触乐鹇烬觶騮。55、将下列数转化成为规格化浮点数，格式为：阶码1001。6 位（包括 1 位阶符），尾数 10 位（包括1）+1111.1111；（ 2）-0.000001111 懨俠劑鈍6 位（包括 1 位阶符），尾数 10 位（包括 1 位数符）。（ 1）-10011.101011；（2）+0.010101111 謾饱兗争詣繚鮐癞别瀘。64、将下列数转化成为规格化浮点数，格式为：阶码6 位（包括 1 位阶符

48、），尾数 10 位（包括 1 位数符）。（ 1）-10001.101000；（2） +0.00001010111101 呙铉們欤谦鸪饺竞荡赚。6、用 16k 4位的 RAM 芯片构成 16K16 位的存储器，分析需要多少片，并画出该存储器 的组成逻辑框图。 莹谐龌蕲賞组靄绉嚴减。14、用 16k 16位的 SRAM 芯片构成 64K16 位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 麸肃鹏镟轿騍镣缚縟糶。22、用 16k 8位的 SRAM 芯片构成 16K32 位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 納畴鳗吶鄖禎銣腻鰲锬。30、用 1k 4 位的 RAM

49、芯片构成 4K8 位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。38、用 32k 64 位的 RAM 芯片构成 128K128 位的存储器，分析需要多少片，并画出该存 储器的组成逻辑框图。 風撵鲔貓铁频钙蓟纠庙。46、用 2k8位的 RAM 芯片构成 8K16位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。 灭嗳骇諗鋅猎輛觏馊藹。56、用 128k 8 位的 RAM 芯片构成 512K8位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 铹鸝饷飾镡閌赀诨癱骝。62、用 16k 64位的 RAM 芯片构成 64K128位的存储器，分析需要多少片，并画出该存储

50、器的组成逻辑框图。 攙閿频嵘陣澇諗谴隴泸。70、用 2k 4 位的 RAM 芯片构成 8K8 位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。80、用 8k 8 位的 RAM 芯片构成 32K16 位的存储器，分析需要多少片，并画出该存储器 的组成逻辑框图。 趕輾雏纨颗锊讨跃满賺。- 17 -计算机组成原理复习题答案61、在异步串行传送系统中，字符格式为：1个起始位、 16个数据位、 1 个校验位、 2个终止位。若要求每秒传送 120个字符， 试述波特率和比特率的概念， 并求传送的波特率和比特 率。 夹覡闾辁駁档驀迁锬減。76、在异步串行传送系统中，字符格式为：1 个起始位、 8

51、个数据位、 1 个校验位、 2个终止位。若要求每秒传送 120 个字符，试求传送的波特率和比特率。 视絀镘鸸鲚鐘脑钧欖粝。 解：一帧包含： 1+8+1+2=12 位 故波特率为： （1+8+1+2 ） *120=1440bps 比特率为： 8*120=960bps54、设主存容量为 512K 字， Cache容量为 4K 字，块长为 8。（1）设计 Cache地址格式， Cache 中可装入多少块数据？（ 2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。72、设主存容量为 2M 字， Cache 容量为 16

52、K 字，块长为 4。（1）设计 Cache地址格式， Cache 中可装入多少块数据？（ 2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。79、设主存容量为 256K 字， Cache 容量为 2K 字，块长为 4。（1）设计 Cache地址格式， Cache 中可装入多少块数据？（ 2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。解：（1）Cache容量为 2K 字，块长为 4，Cache共有 2K/4=211/22=29=512 块， Cache 字地址 9 位，字块内地址为 2 位 因此， Cache 地址格式设计如下：Cache 字块地址（ 9 位）字块内地址（ 2 位）2）主存容量为 256K 字=218字，主存地址共 18位，共分 256K/4=2 16块，- 18 -计算机组成原理复习题答案主存字块标记为 18-9-2=7 位。直接映射方式下主存地址格式如下：主存字块标记（ 7 位）Cache 字块地址（ 9 位）字块内地址（ 2 位）（3）根据四路组相联的条件，一组内共有4块，得 Cache 共分为 512/4=128=2 7组，主