脉冲按键电话显示器设计说明

1、学号：2011- 2012 学年 第 二 学期脉冲按键显示器设计 课程设计报告题 目： 脉冲按键显示器设计专 业： 通 信 工 程班 级：姓 名：指导教师：成 绩：电气工程系2012 年 5 月 24 日课程设计任务书课题名称脉冲按键显示器设计指导教师（职称）执行时间2011 2012 学年第 2 学期 第 13 周学生学号承担任务设计目的通过本课题设计巩固已学的理论知识， 提高学生的实际动手 能力，学习数字电路中 D 触发器、分频电路、多谐振荡器、 CP 时钟脉冲源等单元电路的综合运用。设计要求1、能准确地反映按键数字；2、显示器显示从低位向高位前移，逐位显示按键数字， 最低位为当前输入位；

2、3、设置一个“重拨”键，按下此键，能显示最后一次输 入的；4、挂机 2 秒后或按熄灭按键，熄灭显示器显示。摘要本次课程设计的目的是为了巩固我们对数字电子技术课程所学过的容， 能够 运用课程中所掌握的数字电路的分析和设计方法解决实际问题，培养分析问题， 解决问题的能力。我们在设计此课题中要求设计一个具有 8 位显示的按键显示 器。能准确显示按键数字， 并且数字依次从右向左移动显示， 最低位为当前输入 位。同时设置清除键， 能使显示器立即清除当前的显示。 最后要设计一个震荡器， 使其产生 1HZ 的脉冲，来做定时电路。在挂机 2min 后或者按熄灭按键，能达到 熄灭显示器显示的功能。在这个设计中，

3、我们用到了编码器，移位寄存器，译码 显示器等芯片及元器件。对于它们的工作特性，会有进一步的理解。关键词： 脉冲，移位，显示器目录摘 要 3一 、整体电路设计思路 5二、单元电路设计方案 62.1 计时电路的设计 . 62.1.1 芯片介绍 . 62.1.2 电路设计原理 . 62.2 显示器电路的设计 82.2.1 设计原理 . 82.3 时钟脉冲发生器的设计及设计图 8四、按键模块 VHDL程序 9五、参考文献 10六、自我评价 11七、评语表 12、整体电路设计思路：我们在设计此课题中要求设计并制作一个具有 8位显示的按键显示器， 摘机 时开始工作。 能准确显示按键数字， 并且数字依次从左

4、向右移动， 最低位为当前 键入位。同时设置清除键，能使显示器立即清除当前的显示，设置确定键，能将 当前的键入呼出，并起动记时器显示通话时间，要求记时器的最大显示值 59 分 59秒。最后还要设计一个震荡器，使其产生 1HZ 的脉冲。其框图如图所示：按键显示器包括脉冲发生器、计数器、译码显示器、控制器、移位寄存器等 五部分组成。 其中计数器和移位寄存器是系统的主要组成部分。 移位寄存器部分 是数字按键和移位寄存器组成的， 完成 09 任意数字的键入且显示 8位数字通过 控制电路 1可以任意清除当前的， 以便重新输入。当 8位输入完毕后再通过控制 电路 2启动计数器部分和脉冲发生器， 来计算通话时

5、间。 计数器部分主要完成通 话时间的记数作用，其最大值为 59 分 59 秒。当通话完毕后既是断开高电平后， 计时器停止工作，完成计时的功能与此同时移位寄存器也停止工作其显示部分立 即清零。我们所设计的整体电路是由计时器设计电路、 显示控制电路、 脉冲产生电路 三个部分组合而成的、单元电路设计方案2.1 计时电路的设计 :2.1.1 芯片介绍：计时电路的设计中， 主要用到的芯片是同步十进制计时器 74LS160（四片）。 74LS160是同步十进制计数器它的主要功能是：异步清除：当 CR=0时，无论有无 CP，计数器立即清零， Q3Q0均为 0，称 为异步清除。同步预置： 当 LD=0时，在时

6、钟脉冲上升沿的作用下， Q3=D3，Q2=D2，Q1=D1， Q0=D0。计数：当使能端 ETp=ETt=1时，计数器开始计数。锁存：当使能端 ETp=0或者 ETt=0 时，计数器禁止计数，为锁存状态。 RCO端是当计数器数到 9 时，当下一个脉冲的上升沿到来时，此端口立即 输出一个高电平输入给下一个 74LS160或者是其他的器件，其本身自动从 0 开始 计数一直到 9，如此循环下去。2.1.2 电路设计原理 :计时电路是通过高电平开关来控制， 而这个控制如果体现在机上则是通过一 个按键来控制的，这样的电路在没有给通时始终不能工作， 并且还可以节约电能， 使是部的器件减少耗损。当输入完毕时

7、，确认正确后，开始打。其工作原理很简单， 由脉冲产生器发出脉冲， 来一个脉冲即是当上升沿到来 时，计数器部分就记录脉冲的次数，一次显示一， 74LS160 输出 0001给 74LS48 的输入端， 然后在通过译码器 74LS48的输出端给显示器 LED，当个位的数字到 9 时。当下一个脉冲的上升沿来到时， 74LS160 本身自动清零，从 RCO 端输出 高电平给十位， 即给十位一个进位的信号， 使十位从零变成一。 如此下去当个位 为 9，十位为 5 时，通过个位的 RCO 端和十位的 Q2、 Q0 两个端口利用与门电 路输入给下一位的 ENT 和 ENP两个端口，使其开始计数，十位上通过

8、Q2和 Q0 的与非门的反馈端给自身的清零端 LOAD ，当第六十个脉冲的高电平到来时， 十位和个位立即清零，同时进位给下一个 160，使其第三位显示器显示为一，此 时即为时间意义上的一分钟。 就是这样当 9分 59秒的时候，分钟进位输出端 RCO 和秒钟的个位输出端 RCO还有秒钟的十位上 Q0和 Q2这四个端口通过与门电路 反馈给时钟的十位的 ENT 和 ENP 两个端口。 当第十分钟的脉冲的高电平到来时 时钟的十位的数字由 0 变成 1，此时四个 LED 显示的时间是 10 分 00 秒，当时 钟的十位输出端的 Q2 和 Q0 通过与门，有一个输出端，这个输出端和秒钟的个 位通过与门再输

9、出， 这个新的输出端和 （秒钟的十位输出端和时钟的个位输出端通过与门输出， 这是另一个输出端） 另一个输出端通过与非门输出， 反馈给自身 的 LAOD 端，使其清零。其最大的计时时间是 59 分 59 秒。当在任意时刻结束 时，原来的那个计时电路的 开关，将其断开就可以了。其电路框图如图所示：2.2 显示器电路的设计2.2.1 设计原理：电路设计中，用到的芯片有双向移位寄存器 74194（八片），10线-4 线优先 编码器 74147（一片），七段显示译码器 7448（八片）， LED 显示器（八片）。移位设计电路是通过按不同的按键来控制的拨打情况的，是先进的高度集成 的结果。通过一个清零端可

10、以控制（当输入错误后，清除当前，再重新输入一组新 的时）的输入，这样可以自如的输入和更改。显示器主要由一片编码器和八片移位寄存器组成。 十进制经按键输出后由一 片 74147 编成 4 位二进制 BCD 码并行输入到移位寄存器 74 194 ，再利用移位寄 存器的并行输出功能把右边 4位 BCD码移向左边同时输出给译码显示器显示出 来。我们利用 74194 的置数功能（ S0=S1=1），同时清零端要接高电平，在这个之 间用一个开关控制， 能使其自身有清零的功能。 由于本人的能力有限， 只能是当 输入一个数字后给一个脉冲， 使第一个显示数字， 第二个则显示前一个数字这就 是它的置数功能。如此类

11、推，当输入完 8 个数字后就可以按下控制计时器的开关， 给计时器一个高电平， 使计时器开始工作。 当结束时同时断开两个电路的的高电 平，使其停止工作。2.3 时钟脉冲发生器的设计及设计图时钟脉冲发生器主要由 555 集成定时器、电阻和电容构成的。首先介绍一下 555 集成定时器， 555 集成定时器是模拟功能和数字逻辑功能 相结合的一种双极型中规模集成器件。 外加电阻、 电容可以组成性能稳定而精确 的多谐振荡器、单稳态电路、施密特触发器等，应用十分广泛。我们用 555 集成定时器构成的多谐振荡器来产生脉冲。 多谐振荡器的电路图 如下：四、按键模块 VHDL 程序LIBRARY IEEE;USE

12、 IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY UP_KEY ISPORT(DIN1:IN STD_LOGIC_VECTOR(9 DOWNTO 0);CLK1,CLEAR,DIAL,RE_DIAL:IN STD_LOGIC;KEYOUT:OUT STD_LOGIC;SEG71:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); SEG8:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END ENTITY;ARCHITECTURE ONE OF UP_KEY ISCOMPONEN

13、T SHOW ISPORT(DIN:IN STD_LOGIC_VECTOR(9 DOWNTO 0);CLK,CLEAR,DIAL,RE_DIAL:IN STD_LOGIC;KEYOUT:OUT STD_LOGIC;SET:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);SEG8:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END COMPONENT;COMPONENT TRA ISPORT(BCD1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);SEG7:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END COMPONENT;SIGNAL SET_1:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPORTU1:SHOWMAP( DIN1,CLK1,CLEAR,DIAL,RE_DIAL,KEYOUT,SET_1,SEG8