ARMCortex各系列管理方案计划器分类比较

1、Cortex-M 系列M0:Cortex-MO是目前最小的 ARM处理器，该处理器的芯片面积非常小，能耗极低，且编程所需的代码占用量很少，这就使得开发人员可以直接跳过16位系统，以 接近8位系统的成本开销获取32位系统的性能。Cortex-MO处理器超低的门数开销，使得它可以用在仿真和数模混合设备中。M0+：以Cortex-MO处理器为基础，保留了全部指令集和数据兼容性，同时进一步降低了能耗，提高了性能。2级流水线，性能效率可达 1.08 DMIPS/MHz。M1 :第一个专为 FPGA中的实现设计的 ARM处理器。Cortex-M1处理器面向所有主要FPGA设备并包括对领先的 FPGA综合工

2、具的支持，允许设计者为每个项目选择最佳实现。M3:适用于具有较高确定性的实时应用，它经过专门开发，可使合作伙伴针对广泛的设备（包括微控制器、汽车车身系统、工业控制系统以及无线网络和传感器）开发高性能低成本平台。此处理器具有出色的计算性能以及对事件的优异系统响应能力，同时可应实际中对低动态和静态功率需求的挑战。M4:由ARM专门开发的最新嵌入式处理器，用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。M7:在ARM Cortex-M处理器系列中，Cortex-M7的性能最为出色。它拥有六级超标量流水线、 灵活的系统和内存接口（包括AXI和AHB）、缓存（Cache）以及高度耦

3、合内存（TCM），为MCU提供出色的整数、浮点和 DSP性能。互联：64 位 AMBA4 AXI, AHB外设端口 （64MB 至U 512MB）指令缓存：0至U 64kB,双路组相联，带有可选 ECC数据缓存：0到64kB，四路组相联，带有可选 ECC指令TCM: 0至U 16MB，带有可选 ECC数据TCM: 0至U 16MB，带有可选 ECCCortex-M系列规格对比类别M0M3M4M7体系结构ARMV6M （冯诺依曼）ARMV6M （哈佛）ARMV6M （哈佛）ARMV7-M （哈佛）ISA支持Thumb,Thumb-2Thumb,Thumb-2Thumb,Thumb-2Thumb,

4、Thumb-2DSP扩展单周期16/32位 MAC 单周期双16位MAC8/16位SIMD运算硬件除法（2-12周期）单周期16/32位 MAC 单周期双16位MAC8/16位SIMD运算硬件除法（2-12周期）浮点单元单精度浮点单元符合 IEEE 754单和双精度浮点单元与IEEE 754兼容流水线3级3级3级+分支预测6级超标量+分支预测DMISP/MHz0.90.991.251.501.251.522.14/2.55/3.23中断NMI+1-32物理中断NMI+ 1-240物理中断NMI + 1240物理中断NMI + 1240物理中断中断优先级825682568256唤醒中断控制器最多

5、240个最多240个最多240个内存保护带有子区域和后台区 域的可选 8区域MPU带有子区域和后台区域 的可选8区域MPU可选的8/16区域MPU，带有子区域和背景区域睡眠模式集成的 WFI和WFE指 令和“退出时睡眠”功 能。睡眠和深度睡眠信号随ARM电源管理工具包 提供的可选的 Rete ntion 模式集成的 WFI和WFE指令和“退出时睡眠” 功能。睡眠和深度睡眠信号。随ARM电源管理工 具包提供的可选保留 模式集成 WFI和WFE指令和“退出时睡眠”功能。 睡眠和深度睡眠信号。 随ARM电源管理工具 包提供的可选 Rete ntion 模式集成WFI和WFE指令 以及Sleep On

6、 Exit功能。休眠和深度休眠信号。ARM电源管理工具包 及可选Retention模式增强的指令硬件单周期（32x32）乘法选项硬件除法（2-12个周 期）和单周期（32x32） 乘法、饱和数学支持。调试可选 JTAG 和 SerialWire 调试端口。最多 4 个断点和2个观察点可选 JTAG和串行线 调试端口。最多 8个 断点和4个检测点。可选 JTAG 和 Serial-Wire调试端口。最多 8个断 点和4个检测点。可选的JTAG和串行线 调试端口。最多 8个 断点和4个观察点。跟踪可选指令跟踪 （ETM）、 数据跟踪（DWT）和 测量跟踪（ITM）可选指令跟踪（ETM）、数 据跟踪

7、（DWT）和测量跟踪（ITM）可选指令跟踪（ETM）、数 据跟踪（DWT）和测量 跟踪（ITM）Cortex-A 系列：ARM Cortex-A系列是一系列用于复杂操作系统和用户应用程序的应用程序处理器。Cortex-A系列处理器支持 ARM、Thumb和Thumb-2指令集。A5：一个高性能、低功耗的ARM宏单元，带有L1高速缓存子系统，能提供完全的虚拟内存功能。Cortex-A5处理器实现了ARMv7体系结构并运行32位ARM指令、16位和32位Thumb指令，还可在Jazelle状态下运行 8位Java字节码。Cortex A-5是最小以及最低功 耗的Cortex-A处理器，但处理性能比

8、其他A系列差。A7：Cortex-A7处理器的功耗和面积与超高效Cortex-A5相似，但性能提升1520%, Cortex-A7是ARM的大小核设计中的小核部分，并且与高端 Cortex-A15 CPU体系结构完全兼容。Cortex-A7处理器包括了高性能处理器Cortex-A15的一切特性，包括虚拟化(virtualization )、大容量物理内存地址扩展(Large Physical Address Extensions (LPAE)可以寻址到 1TB的存储空间)、 NEON、VFP 以及 AMBA 4 ACE cohere ncy (AMBA4 Cache Cohere nt In

9、terco nn ect (CCI)。 Cortex- A7支持多核 MPCore的设计以及Big+Little的大小核设计。小型高能效的Cortex-A7是最新低成本智能手机和平板电脑中独立CPU的理想之选，并可在big.LITTLE处理配置中与Cortex-A15 结合。A8：第一个使用ARMv7-A架构的处理器，很多应用处理器以Cortex-A8为核心。Cortex-A8处理器是一个双指令执行的有序超标量处理器，针对高度优化的能效实现可提 供2.0 Dhrystone MIPS (每MHz),这些实现可提供基于传统单核处理器的设备所需的高级别 的性能。Cortex-A8在市场中构建了 A

10、RMv7体系结构，可用于不同应用，包括智能手机、智 能本、便携式媒体播放器以及其他消费类和企业平台。分开的L1指令和数据cache大小可以为16KB或者32KB,指令和数据共享 L2cache,容量可以到 1MB。L1和L2 cache的cache 数据宽度为128比特，L1 cache是虚拟索引，物理上连续，而L2完全使用物理地址。Cortex- A8的L1 cache行宽度为64byte , L2 cache在片内集成。另外和 Cortex-A9相比，由于 Cortex- A8支持的浮点VFP运算非常有限，其 VFP的速度非常慢，往往相同的浮点运算，其速度是Cortex-A9 的 1/10

11、。Cortex-A8 能并发某些 NEON指令(如 NEON 的 load/store 和其他的 NEON 指令)，而Cortex-A9因为NEON位宽限制不能并发。Cortex-A8的NEON和ARM是分开的，即ARM核和NEON核的执行流水线分开，NEON访问ARM寄存器很快，但是 ARM端需要NEON寄存器的数据会非常慢。A9：Cortex-A9 MPCore或者单核处理器单MHz性能比 Cortex-A5或者 Cortex-A8高，支持ARM, Thumb, Thumb-2, TrustZone, JazelleRCT, JazelleDBX技术。L1 的 cache 控制器提供了硬

12、件的cache 一致性维护支持多核的cache 一致性。核外的L2 cache控制器(L2C- 310, or PL310)支持最多 8MB 的 cache。Cortex-A9 的 L1 cache 行宽度为 32byte , L2 cache 因 为多核的原因在核外集成，即通过SCU来访问多核共享的 L2 cache。常见的Cortex-A9处理器包括nVidias双核Tegra-2,以及TIsOMAP4平台。使用 Cortex-A9处理器的设备包括Apple 的 ipad2 (apple A5 处理器)，LGOptimus 2X (nVidia Tegra-2),Samsung Galax

13、y Sil 等A15：Cortex-A15 MPCore处理器是目前 Cortex-A系列中性能最高的处理器，一个突出的特性是其 硬件的虚拟化技术(Hardware virtualizatio n)以及大物理内存的扩展 (Large Physical Address Exte nsio n (LPAE),能寻址到 1TB 的内存)。目前集成Cortex-A15的处理器量产的只有 Samsung的Exynos5系列处理器，但TI的OMAP5 系列处理器也采用Cortex-A15的核。具体的设备有 Arndale Board。A17:A12的提升版，也就将 A12合并到A17中，最新的高性能 AR

14、MV7-A核处理器，以更小和更 节能的优势，提供与 A15相仿的性能。相比 A9有60%的性能提升。仍为32位ARMv7Cortex-A17处理器提供了优质的性能和高端的特性使它理想的适合每一个屏幕，从智能手机到智能电视。Cortex-A17处理器架构上与广泛使用Cortex-A7处理器一致，促使下一代中档设备基于big.LITTLE技术。A53：最低功耗的ARMV8处理器，能够无缝支持32和64位代码。是世界上能效最高，面积最小的64位处理器。使用高效的8-stage顺序管道和提升的获取数据技术性能平衡。Cortex-A53提供比Cortex-A7更高的性能，并能作为一个独立的应用处理器或在

15、big.LITTLE配置下，搭配Cortex-A57处理器，达到最优性能、可伸缩性和能效。A57：最高效的64位处理器，用于扩展移动和企业计算应用程序功能，包括计算密集型64位应用，比如高端电脑、平板电脑和服务器产品。性能比A15提升一倍。A72：Cortex-A72是ARM性能最出色、最先进的处理器。于2015年年初正式发布的 Cortex-A72是基于 ARMV8-A架构、并构建于 Cortex-A57处理器在移动和企业设备领域成功的基础之 上。在相同的移动设备电池寿命限制下，Cortex-A72能相较基于 Cortex-A15处理器，28纳米工艺节点的设备，提供3.5倍的性能表现，展现优

16、异的整体功耗效率。Cortex-A72的强化性能和功耗水平重新定义了2016年高端设备为消费者带来的丰富连接和情境感知(con text-aware )的体验。Cortex-A72可在芯片上单独实现，也可以搭配Cortex-A53处理器与ARM CoreLinkTM CCI高速缓存一致性互连(Cache Cohere nt In terco nnect )构成 ARM big.LITTLETM 配置，进一步提 升能效。Cortex-A列规格对比类别Cortex-A5Cortex-A7Cortex-A8Cortex-A9Cortex-A15发布时间2009 年 12月2011 年 10月2006

17、年7月2008年3月2011年4月时钟频率1GHz1GHz on28 nm1GHz on65 nm2GHz on 40nm2.5GHz on28 nm执行顺序顺序执行顺序执行顺序执行乱序执行乱序执行多核支持1 to 41 to 411 to 41 to 4MIPS/MHz1.61.922.53.5VFP/NEO N 支持VFPv4/NEONVFPv4/NEONVFPv3/NEONVFPv3/NEONVFPv4/NEON半精度扩展(16-bit float ing- poi nt)是是否,只有32-bit单精度 和64-bit 双精度浮点是是FP/NEON寄存器重命名否否否否是GP寄存器重命名否

18、否否是是硬件的除法器否是否否是LPAE (40-bit physical address)否否否否是硬件虚拟化否是否否是big.LITTLENoLITTLENoNoBig融合的MAC乘累 加是是否否是流水线级数 pipeli ne stages88139 to 1215+指令译码decodes1Partial dual issue2 (dualissue)2 (dual-issue)3返回堆栈stack 条目488848浮点运算单元FPUOpti onalOpti onalYesOpti onalOpti onalAMBA总线宽度64-bit I/FAMBA 3128-bit I/FAMBA

19、464 or128- bit I/FAMBA 32X 64 -bit I/FAMBA 3128-bitL1 Data CacheSize4K to 64K8 KB to 64 KB16/32KB16KB/32KB/64KB32 KBL1 In struct ionCache Size4K to 64K8 KB to 64 KB16/32KB16KB/32KB/64KB32 KB2-way set2-way set4-way set2-way setassociativeassociativeassociativeassociativeL1 Cache(In st)(In st)4-way se

20、t(In st)(In st)Structure4-way set4-way setassociative4-way set4-way setassociativeassociativeassociativeassociative(Data)(Data)(Data)(Data)L2 Cache typeExternalIn tegratedIn tegratedExternalIn tegratedL2 Cache size-128KB to1MB128KB to1MB-512KB to1MBL2 Cache8-way set8-way set8-way setStructureassocia

21、tiveassociativeassociativeCache line (bytes)3232643264Classic处理器：ARM7：1994年推出，使用范围最广的32位嵌入式处理器系列。0.9MIPS/MHZ的三级流水线和冯诺依曼结构ARM9：ARM9系列技术特点? 基于ARMV5TE架构? 高效的5级流水线，更快的吞吐量和系统性能，哈佛结构o 提取/解码/执行/内存/写回? 同时支持 ARM和Thumb指令集o 高效ARM-Thumb交互工作允许最佳组合性能和代码密度? 哈佛架构-独立的指令和数据内存接口o 可用内存带宽增加o 同时访问I & D内存o 更高性能?31 x 32位寄存

22、器?32位ALU和桶行移位器?32位MAC块增强CoreSight? ETM9接口用于增强调试和 trace?标准 AMBA? AHB?接口? 协处理器接口内存控制器? 内存操作受 MMU或MPU控制? MMU提供o 虚拟内存支持o 快速上下文切换扩展 （FCSE）? MPU支持o 内存保护和边界o 应用沙坑效应? 写缓冲o 从外部内存解耦内部处理器o 可在4个独立地址中存储 16个字 o 清除缓冲脏行灵活的缓存设计? 硬件缓存架构? 大小可从4 KB至U 128 KB（以2的方幕形式增长）? I & D缓存可具有独立大小? 行长度固定为 8个字? 固定4向集关联? 零等待状态存取? 关键词首

23、先缓存行填充? 无阻塞? 虚拟寻址灵活的TCM设计? 哈佛机构? 大小可为0 KB或4 KB至U 1 MB （以二次方形式增长）? 可具有独立大小? 可为RAM或ROM? 允许等待状态? ARM968上的双存储 TCM? 物理寻址o 将非顺序存取停止一个周期以允许地址转换DSP增强? 单周期32x16乘法器实现o 加快所有乘法指令o 流水线设计允许一个 16x16或32x16开始每个周期? 新的32x16和16x16乘法指令o 允许独立存取16位半寄存器o 允许压缩的16位操作数高效使用 32位带宽o ARM ISA提供32x32乘法指令? 有效微小数字饱和算法o QADD、QSUB QDAD

24、D QDSUB? 前导零计数指令o CLZ加快标准化和除法ARM11：ARM11处理器系列所提供的引擎可用于当前生产领域中的很多智能手机，还广泛用于消费类、家庭和嵌入式应用程序。该处理器的功耗非常低，提供的性能范围为小面积设计中的350 MHz到速度优化设计中的 1 GHz（45纳米和65纳米）。ARM11处理器软件可以与以 前所有ARM处理器兼容，并引入了用于媒体处理的32位SIMD、用于提高操作系统上下文切换性能的物理标记 cache、强制实施硬件安全性的 TrustZone以及针对实时应用的紧密 耦合内存。ARM11处理器系列功能：? 强大的ARMv6指令集架构? ARM Thumb?指

25、令集可以减少高达35%的内存带宽和大小需求? 用于执行高效嵌入式 Java的ARM Jazelle?技术? ARM DSP 扩展? SIMD （单指令多数据）媒体处理扩展可提供高达2倍的视频处理性能? 作为片上安全基础的ARM TrustZone?技术（ARM1176JZ-S和 ARM1176JZF-S处理器）? Thumb-2技术（仅ARM1156（F）-S）,可提高性能、能效和代码密度? 低功耗：o 0.21 mW/MHz （65G），包括 cache 控制器o 节能关闭模式能够处理高级工艺中的静态漏电情况? 高性能整数处理器o 8级整数流水线可提供高时钟频率（对于 ARM1156T2（F

26、）-S为9级）o 单独的加载-存储和算术流水线o 分支预测和返回栈? 高性能内存系统设计o 支持4-64k cache大小o 针对多媒体应用领域的、带DMA的可选紧密耦合内存o 对于媒体处理和网络应用领域，高性能64位内存系统加快了数据存取速度o ARMv6内存系统架构加快了操作系统上下文切换速度? 矢量中断接口和低中断延迟模式提高了中断响应速度和实时性能? 用于汽车/工业控制和三维图形加速的可选矢量浮点协处理器（ARM1136JF-SARM1176JZF-S 和 ARM1156T2F-S 处理器）? 所有ARM11系列处理器都作为符合ARM-Synopsys参考方法的可交付项来提供，从而显著

27、缩短了生成内核的特定技术实现的时间，以及生成一组完整的行业标准视 图和模型的时间。Classic处理器比较类别ARM7ARM9ARM11体系结构冯诺依曼ARMV5TE （哈佛）ARMv6M （哈佛）指令集ARM、ThumbARM、ThumbARM、Thumb、Thumb-2流水线3级5级8级DMIPS/MHz0.91.11.2NMU无有有DSP扩展否是是单指令多数据扩展否否是浮点支持否是（VFP9）是（VFP11）Cache支持否是是密集耦合内存否是是TrustZone安全扩展否否是（仅 ARM1176JZ（ F） -S）Cortex-R 系列：R4：第一个基于ARMV7-R体系的嵌入式实时处

28、理器。专用于大容量深层嵌入式片上系统应用， 如硬盘驱动控制器、无限基带处理器、消费产品手机 MTK平台和汽车系统的电子控制单元。R5：2010年推出，基于 ARMV7-R体系，扩展了 Cortex-R4处理器的功能集，支持在可靠的实时 系统中获得更高级别的系统性能、提高效率和可靠性并加强错误管理。这些系统级功能包括高优先级的低延迟外设端口（LLPP）和加速器一致性端口（ACP）,前者用于快速外设读写，后来用于提高效率并与外部数据源达成更可靠的高速缓存一致性。基于40 nm G工艺，Cortex-R5处理器可以实现以将近 1 GHz的频率运行，此时它可提供 1,500 Dhrystone MIP

29、S的性能。该处理器提供高度灵活且有效的双周期本地内存接口，使SoC设计者可以最大限度地降低系统成本和功耗。R7：Cortex-R7处理器是性能最高的Cortex-R系列处理器。它是高性能实时 SoC的标准。Cortex-R7处理器是为基于 65 nm至28 nm的高级芯片工艺的实现而设计的，此外其设计重点在 于提升能效、实时响应性、高级功能和简化系统设计。基于40 nm G工艺，Cortex-R7处理器可以实现以超过 1 GHz的频率运行，此时它可提供2,700 Dhrystone MIPS的性能。该处理器提供支持紧密耦合内存（TCM）本地共享内存和外设端口的灵活的本地内存系统，使SoC设计人

30、员可在受限制的芯片资源内达到高标准的硬实时要求。Cortex-R系列处理器比较ARM Cortex-R4ARM Cortex-R5ARM Cortex-R71.68 / 2.02 / 2.45DMIPS/MHz*3.47 CoreMark/MHz*1.67 / 2.01 / 2.45DMIPS/MHz*3.47 CoreMark/MHz*2.50 / 2.90 / 3.77 DMIPS/MHz*4.35 CoreMark/MHz*Lockstep configurationLockstep configurationDual-core Asymmetric Multi-Processing (

31、AMP) configurationLockstep configurationDual-core Asymmetric Multi-Processing(AMP) with QoS configurationDual core Symmetric Multi-Processing(SMP) configurationARM Cortex-R4ARM Cortex-R5ARM Cortex-R7Tightly Coupled Memory 仃CM)Tightly Coupled MemoryLow Latency PeripheralPortAccelerator CoherencyPortMicro Snoop Control Unit(ECU)Tightly Coupled Memory Low Latency Peripheral Port Accelerator Coherency Port Snoop Control Unit (SCU)8-stage dual issue8-stage dual issuepipeline with instructionpipeline with instructionpre-fetch and branchpre-fetch and branchpredictionprediction11-sta