74HC595程序应用(附原理图

1、74HC595芯片资料 8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。特点 8位串行输入 8位串行或并行输出 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz的移位频率 输出能力 并行输出，总线驱动 串行输出；标准 中等规模集成电路应用 串行到并行的数据转换 Remote control holding register.#include#include #define uchar unsigned char#define uint unsigned intsbit stcp1=P22; sbit ds1=P21; sbit shcp1=P20; sbit s

2、tcp2=P25; sbit ds2=P24; sbit shcp2=P23;uchar code DAT11=0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00;/共阴数码管显示码uchar code tab10=0xbf,0x86,0xdb,0xcf,0xe6,0xed,0xfd,0x87,0xff,0xef;uchar code wei9=0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f,0xff;void delay(uint ms) uint x,y; for(x=ms;x0;x-) for(y=

3、255;y0;y-);void QR0_5951(uchar num1) uchar j; for (j=0;j8;j+) num1=num11 ; ds1=CY; shcp1=1;/上升沿发生移位 / shcp1=0; void OUT_5951()/将移位寄存器内的数据锁存到输出寄存器并显示 stcp1=0; stcp1=1;/上升沿将数据送到输出锁存器 stcp1=0; void QR1_5952(uchar num2) uchar j; for (j=0;j8;j+) num2=num21 ; ds2=CY; shcp2=1;/上升沿发生移位 / shcp2=0; void OUT_5

4、952()/将移位寄存器内的数据锁存到输出寄存器并显示 stcp2=0; stcp2=1;/上升沿将数据送到输出锁存器 stcp2=0; void main() uchar i; while(1) for(i=0;i2;i+) QR0_5951(DAT0); OUT_5951(); QR1_5952(weii);OUT_5952();delay(1); 描述 595是高速的硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

5、如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 参考数据 符号参数条件TYP单位HCHCttPHL/tPLH传输延时SHcp到Q7STcp到QnMR到Q7CL=15pFVcc=5V161714212019NsNsNsfmaxSTcp到SHcp最大时钟速度10057MHzCL输入电容Notes 13.5 3.5pFCPDPower dissipation capacitance per pac

6、kage.Notes2115 130 pFCPD决定动态的能耗，PDCPDVCCf1+(CLVCC2f0) F1输入频率，CL输出电容 f0输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述Q0Q715， 1， 7并行数据输出GND8地Q79串行数据输出MR10主复位（低电平）SHCP11移位寄存器时钟输入STCP12存储寄存器时钟输入OE13输出有效（低电平）DS14串行数据输入VCC16电源 功能表 输入输出功能SHCPSTCPOEMRDSQ7QnLLNCMR为低电平时紧紧影响移位寄存器LLLL空移位寄存器到输出寄存器HLLZ清空移位寄存器，并行输出为高阻状态LHHQ6NC逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出