控制系统中总线板的设计原则教材

1、控制系统中总线板的设计原则李凯摘要 : 总线板是多电平单元串联电压源型变频器的控制单元内的高速数据传输背板，CPU单板、 IT 单板、 PWM 生成单板、电源单板都连接在总线板上，总线板是各单板间的数字信 号，电源供应的共用通道。当高频数字信号在总线板上传输时，极易出现反射与振铃现象.。在实际应用中， 总线板曾经多次不定时出现超出安全阈值的干扰， 产生了不可预见的逻辑错 误。对总线板应用阻抗匹配的方法进行抑制反射与振铃现象的产生。首先对总线板的高速 数字信号的传输线效应进行分析 ,找出反射和振铃现象的敏感因素 ,计算出进行抑制所需的参 数,然后对总线板进行相应的阻抗匹配参数改进。经过对总线板阻

2、抗匹配的改进，总线上的噪声大大降低，控制系统长时间运行测试中 工作状态平稳，提高了多电平单元串联电压源型变频器运行的安全性与稳定性。关键词 : 总线板 传输线效应 阻抗匹配The frequency conversion equipment of voltage source of cell mid series of multi-level voltageThe resistance matching for the command unit of bus boardLiKai BaiDeFang LiuShuang ShuenXingTao Abstract the bus board i

3、s high speed data transmission backboard in command unit for the frequency conversion equipment of voltage source of cell mid series of multi-level voltage, veneer for CPU , veneer for IT , veneer for PWM create veneer for power source all link on bus board, the bus board is mutual channels for digi

4、tal signals. In time high digital signal transmission on bus board, reverberation and oscillation of phenomena is very facility appear. When time practice use, the bus board ever time after time appear the over safety threshold interference, engender unpredictable logic error.The use resistance matc

5、hing not being suppression reverberation and oscillation phenomena to bus board. First it is make time analyzed transmission line domino effect for high digital signal on bus board, locate impressible factor of reverberation and oscillation phenomena, reckon parameter for make time restrain request,

6、 engender being improve on relevant resistance matching parameter for bus board.As it improve resistance matching to bus board, very more fall noise on bus board, command system sun testing work state is tranquilization by long time, pull up security and stability for the frequency conversion equipm

7、ent of voltage source of cell mid series of multi-level voltage sun.key word bus boardanalyzed transmission line dominoresistance matching1、引言： 多电平单元串联电压源型变频的控制单元的总线板是各功能单板的安装和运行的共用 电源与数据平台，是高压变频器控制系统的神经中枢，总线板可靠而稳定地进行数据传输， 是变频器进行正常的数据运行和逻辑控制的关键。在高速数字回路中， 其进行信号传递的总线板一般称为高速背板。 高速背板不同于一般 电路板的是 , 这些背板具有

8、大尺寸、高速率、高密度、重负载、信号线拓扑结构复杂、连接 器密集、 加工工艺难度大等特点。 因此， 高速系统背板的设计必须面对互连延迟引起的时序 问题、信号串扰、传输线效应、噪声等信号完整性设计问题及电源分 配设计、 EMC/EMI 控 制等技术问题。要使总线板上的信号传递质量达到要求，最直接的办法就是进行阻抗匹配。通过数字 信号在长线上传输的时延大小与转输线的特征阻抗， 计算出匹配值， 来有效的抑制由于线路 反射或振铃而导致出现影响逻辑设的寄生逻辑状态。2、传输线理论与相关电磁兼容知识：（1）、传输线的概念与长线和短线的区分： 传输线定义：传输线是一种能在两点之间高效率地传输与信号的器材。当

9、电路中导 线的长度可以与传输信号的波长相比拟， 甚至超过波长的很多倍， 将这段导线即称为传输线。 简单地说传输线即是具有分布参数的传输信号的长线。在总线板上，当一条长迹线会产生较大的反射，则这条迹线可以被认为是传输线。负 载的传输线延时右以作为确定一条迹线是否为传输线的一种方法。 一条迹线到底是信号线还 是传输线，比较宽松的规定认为如果一条迹线的传输信号时间小于4 倍的延迟时间的时候，一条迹线就可以看作一条传输线。 长线与短线的区分： 长线和短线的概念是相对于信号本身所对应的，当信号沿线传播的延迟时间比信号变 化的时间 （如信号上升时间或下降时间） 短得多时， 信号在线上的任何反射仅反映在信号

10、的 边沿上，这样的线就称为短线。当信号沿线传播的延迟时间与信号变化可以相比拟时，由于导线不均匀或负载不匹配 而产生的信号反射将在线上出现“振铃” ，这种较长的传输线就叫做长线。所以长线与短线 的概念是相对的。（2）传输线特征阻抗计算： 分布参数电路：必须考虑参数分布性的电路称为分布参数电路，即任何导线的电阻 是沿导线全长分布的； 任何线圈的电感是分布在它的每一线匝上； 任何导线之间不仅有分布 电容，且由于绝缘不良还有漏电导的电路。当信号频率或脉冲重复频率很高时， 虽然电路尺寸不大， 然而电路尺寸与信号波长相比 拟，就必须作分布参数电路来考虑。 判别电路是否为分布参数电路， 取决于电路本身的最大

11、 线尺寸 和电路内电流或电压波长 间的关系。当 时 ，电路可视为集总参数电路；否 则，需看作分布参数电路。 均匀传输线方程：对于分布参数电路，线上任一无限小线元 z 上都分布有电阻 R z，电感 L z 及线间 分布电导 Gz 和电容 C z。对于距传输线始端 z 处线元 z 的等效电路如图：定律可导出均匀传输线方程应用基尔霍夫 (Kirchhoff) dU dz dI dz 式中 : Z = R + j LZIYUC对于无耗传输线 ,忽略 R和 G的影响,则得:dUdzdIdzj LIj CU该式为均匀无耗传输线方程。 传输线特征阻抗计算： 无耗传输线上的特征阻抗是：若已知在始端 角函数表示

12、为： U(z)Z0CLz=0处的电压电流， U(0) = U 0，I(0) = I 0，则线上一点的电压和电流用三U0 cos zjZ0I0 sin zU0I0 cos z j sin zZ0 得出任一点的等效阻抗为： Z(z) Z0 Z1 jZ0tg z 0 Z 0 jZ 1tg z 传输线始端输入阻抗是： Z1 U 0Z1 I0 (3)传输线的反射和“振铃” 信号在传输线的反射： 在传输线传输功率和信号时， 若传输线的负载阻抗与传输线特性阻抗不相等， 线终端的不连续性会引起电压和电流的反射。I(z)那么传输这时入射波（从源端传出）和反射波（从负载传出）在线上将同时存在。两者在传输线 上按时

13、空代数合成，形成有别于行波的另一种波“驻波” 。“驻波”的定义： 在长线上波长为的信号进行传输， 在传输线终端反射后， 当在传输线的上位置入射波 和反射波相位相同， 相加电压幅度最大。 经过 /4 的距离，入射波超前 /2，反射波滞后 /2， 两者相位相反，合成幅度最小。再经过 /4 的距离，入射波和反射波相位又相同。电压幅度 呈现驻留、波浪式分布，这就是驻波。电压驻波的波腹与波节之间在空间相距/4，即电流驻波的波腹与电压驻波的波节重合。电流驻波瞬时值的进间相位也与电压驻波瞬时值相差/2，表示传输线上的驻波能量实际以电场贮能与磁场贮能的形式在线上反复振荡。“振铃”现象： 系统中信号源与负载之间

14、存在不匹配现象时，反射波按正负反射系数在线上来回以驻 波的形式传输，称之为“振铃”现象。没有正向和负向尖峰以及反射现象出现，这是理论上信号传输的最佳情况。实际上， 完全没有反射影响的信号只存在于理想设计环境中。 因为不可能有理想的元器件存在， 实际 上元器件总会有产生振铃。 当振铃现象中的负向尖峰达到一定程度， 可以使负载以为现在为 逻辑“ 0”状态而产生错误的触发。采用终端匹配技术，匹配电阻能够吸收那些不希望出现的，能够引起振铃的能量。“匹配”概念：简单地说，总线终端所接负载阻抗等于总线特性阻抗时，称为总线终端是匹配连接的。 匹配时，总线上只存在传向终端负载的入射波，而没有由终端负载产生的反

15、射波。（4）、线间串扰： 串扰是指一条线上的信号通过互感和互容被干扰的线上产生不希望的耦合信号。 串扰分近端（异向）串扰和远端（同向）串扰两种。近端串扰是电容串扰和电感串扰 之和；远端串扰是电感串扰和电容串扰之差。在TTL 系统中 ,近端串扰幅度可达 0.8V 左右 ,应该尽量避免产生近端串扰，将平行传输信号的发送线和接收线分开。（5）共式噪音： 当两个电路的电流流经一个公共阻抗时，一个电路的电流在该公共阻抗上形成的电压 就会影响到另一个电路， 这是共阻抗耦合。 在线上产生不希望的共阻抗耦合， 就是共式噪音。 为了减少在传输信号时长线上电流对电源和地的扰动，驱动器和接收器的接地端应该直接与地线

16、相连， 同时它们的电源和地之间要加去耦电容， 这样就保证了信号传输时， 线电 流回路不对其它电路产生共式干扰。（6）无匹配终端迹线的最大允许长度计算： 当回路（信号源 负载 信号源）的传输延时等于信号上升时间时，利用以下公式计tr2tpdL mqx 最大允许长度（ cm ）；经验公式可以简化为：Lmax 9Lmax 7 如果一条迹线长度大于Lmax算：tr 脉冲边沿时间 （ns）； tpd 传播延迟时间 （ns）微波传输线tr （cm） tr （cm）带状线Lmqx ，那么应该对这条迹线设计终端匹配阻抗。因为现在这条 长线电路上就可能会出现反射现象了。 长线电路内由于阻抗不区配产生的反射也会使

17、电路不 能实现相应的功能， 并且能够产生射频电流， 甚至在有匹配终端的情况下， 这条迹线也会存 在射频电流。3、总线板的设计原则及匹配方式的介绍：（1）总线板的定义： 总线板是安装在模块插框背面的印制板，它通过板内的联接器使得每个电路板相互联 接，单板间信号的传递， 电源的供给， 均由母板上的迹线来实现， 免了电路板间的电缆缠接， 从则使整个系统具有很高的可靠性与易维护性，也保证整机连线的条理性。（2）总线板的设计原则： 研究在不同介质上的信号传输特性，如趋肤效应、介质损耗等，决定选用合适的PCB 材料。选择合适的总线结构和信号驱动 / 接收方式。解决电磁辐射及共模抑制问题 , 降低设备 EM

18、C/EMI控制成本。确定高速连接器的选型。研究过孔 （via） 的特性及其对高速信号传输的影响。规划好电源分配设计方案，减小地平面的噪声。规划好互连设计规则 , 解决信号完整性问题 , 提高背板的可靠性。充分考虑背板的加工制造工艺 , 降低生产成本。（3）总线板的设计技术：阻抗控制技术阻抗控制是高速背板 PCB 设计中非常重要的一环，阻抗不匹配会产生信号反射，增加共 模噪声和共模辐射。20H 规则：要求 PCB 版图中的电源 /地平面满足 20H 规则要求。 平面分割规则：地平面一般不要分割，提供最短的信号回流路径。匹配元件位置规则： 源端匹配元件应该尽量靠近驱动器， 末端匹配元件应该尽量靠近

19、接收 端。如果网络不是简单的菊花链，那么匹配元件的位置和匹配值应该通过 SI 分析确定。 差分信号长度匹配规则：高速差分信号长度应匹配，减小环路面积。电源分配设计采用电源 /地平面方式，保证地平面的完整性。电源和地之间的紧耦合是极好的高频旁 路电容。规则约束驱动布线对于特定的拓扑结构（如菊花链） 、分支（ stub）长度、延时要求、过孔数限制、走线 长度匹配等 , 采用规则约束驱动布线 ,充分发挥布线器的高效性和严密性。将不同信号电平的 CMOS/TTL 信号与高速 LVDS 信号隔离，避免这些含有噪声的单端 CMOS/TTL 信号交叉耦合到 LVDS 信号上。当差分线对离开 IC 或连接器时

20、，应尽可能尽早靠近在一起走线，这有助于消除反射并保 证噪声是以共模方式耦合。将过孔数量减到最少。（4）总线板不同拓朴结构采用的不同类型的匹配技术方式：“点 点”结构：D R图 2 总线板“点 点”拓朴 常见的一种驱动端接一个负载端，可在驱动端串小阻值电阻或并联一个阻值为Z0（迹线的特征阻抗）的电阻在终端。星形结构：RRR图 3 总线板“星形结构”拓朴 对于星形结构来说，其负载分散，各负载之间影响小，但需提高驱动能力，减小驱动 端的输出阻抗，可采用始端串阻方式实现。需要注意的是，这各种方法改善有限。远端簇族形结构：图 4 总线板“远端竹簇族形结构”拓朴 远端簇族形结构是星形结构的一种变化，当各负

21、载接近时，需考虑相互之间影响。在 布线时应减小接头 T 到各负载端的距离。这种结构可在各负载终端处加电阻并联匹配。H 型结构RR图 5 总线板“ H 型结构”拓朴在负载端加上H 型结构也是星形结构的一种变化， 各负载干扰小， 比星形结构易驱动， 拉与下拉电阻进行匹配或者用并联 RC 网络方式进行匹配。菊花链结构D RR图 6 总线板“菊花链结构”拓朴 菊花链结构中负载相互有一定影响，但总线传输较稳定，常在最后一个终端，根据阻 抗加上拉与下拉电阻进行匹配或者用并联 RC 网络方式进行匹配。 不能用串阻方式解决反射 问题。在工程应用中推荐使用这种拓朴结构。4、变频器控制单元介绍及总线板阻抗匹配结构

22、：(1) 、变频器控制单元的功能： 变频器的控制单元是高压变频器的控制核心，全部的程序均在其上运行，是变频器的 大脑和神经中枢，是变频器运行的基础。其主要的功能是： 变频器程序的存储与运行的平台， 其操作系统程序直接写入在 DSP中，其操作参数 存入 EERAM中，当每次加电进， DSP自动运行引导程序，并对所有信号进行复位。 变频器程序运行后，首先对控制单元本身进行自检，在自检过程中，所有输出 / 输 出均被禁止。当自检一切正常，运行指示标志发出，若有异常，保持变频器在封锁 状态，同时报出在自检中所发现的异常。 使用通讯接口和状态接口，将变频器的运行状态传送到人机界面，同时从人机界面 接收指

23、令，完成操作人员对变频器的控制要求。 具有完善的保护功能，变频器发生短路、接地、过流、过载、过压、欠压、过热等 故障时，系统均能及时告警或保护。 功率单元的控制信号的输出，并接收控制单元运行状态的信号。 采用优化空间矢量 PWM运算方法， 通过控制信号输出， 使功率单元输出波形接近正 弦波。 内置 PID 调节器，可以实现闭环控制。( 2)、控制单元硬件结构 :控制单元器件：控制单元共有六块 PCB板和一个箱体组成，其分类如下：总线板 1 块 电源供应单板1块中央处理器单板 1 块 信号接口单板1块标准 PWM信号驱动单板3 块铝制控制单元小箱 1 个 控制单元的结构型式：A 相标准 PMW信

24、号驱动控制单元的拓朴结构是总线板做为背板，安装于铝制控制单元小箱的底部，上背板上依次插入电源供应单板、中央处理器单板、信号接口单板、单板、 B 相标准 PMW信号驱动单板、 C相标准 PMW信号驱动单板。控制单元组装完成后 如图所示：电源供应插板中央处理器插板信号接口插板标准 PWM信号驱动插板总线板图 7 变频器控制单元外观图3）、总线板的结构介绍：总线板的应用环境：总线板是各单板的信号相互传输和电源供应的公共通道和接口的载体， 同时具备有 电源接入， 数字量信号的输入、 输出节点。 控制单元的全部信号与能量供应都从总线板进行 连接，其应用环境如图：电 源 供 应 插 板中 央 处 理 器

25、插 板信 号 按 口 按 板标准 PWM 信号 驱动 插板 （A 相）标准 PWM 信号 驱动 插板 （B 相）标准 PWM 信号 驱动 插板 （C 相）总线板交流电源直流电源状态输出控制输入图8 总线板应用环境示意图总线板的布局：总线板是属于高速综合性背板， 根据应用的需要， 在上布置有电源接口插座一个， 数据 信号插座 8个，电源与状态通讯插座 8 个。其整体的布局从各方面的环境与工作要求， 采用 菊花链结构的拓朴进行布局，其结构如图：图9 控制单元总线板外观图（4） 、总线板电路图及应用器件：总线板电路图总线板共计 17 个插座接口，其余为匹配电阻和滤波电容，其电路如图：图 10 总线板

26、线路原理图总线板插座引脚说明：在总线板上，信号回路采用 64 孔插座，电源和控制回路采用 32 孔插座。信号回路插座其中地址总数 16个引脚，数据总线 16个引脚，电源 4个引脚，有无插 板 2 个引脚，状态控制信号 26 个引脚。电源和控制回路插座电源 24个引脚，控制节点端口 8 个引脚。 总线板结构说明：总线板是长 309mm,宽 316mm的双层 PCB板。信号插座接口的距离是 30.5mm,电源插座 接口的距离是 30.5mm,布局结构均为菊花链结构。在信号插座接口的左右二侧加匹配电阻，在每个电源插座附近加滤波电容。(5) 、总线板匹配电阻参数：每根数字总线的电阻匹配：每根数字总线采

27、用 1.1K 上拉电阻值和 1.1K 下拉电阻值进行阻抗匹配， 在总线板上， 采 用 222 网络电阻，在电源处进行并联后接到数字总线，如图：图 12 数字总线匹配电阻每根地址总线的电阻匹配：每根数字总线采用 2.2K 上拉电阻值和 2.2K 下拉电阻值进行阻抗匹配，在总线板上，采用 222 网络电阻，直接在电源处接线联接。如图：图 13 地址总线匹配电阻 控制指令引脚电阻匹配：每根控制指令总线采用 1.1K 上拉电阻值进行阻抗匹配，在总线板上，采用 222网络电阻，直接在电源处并联接线联接。BR.1、HOLD.1、INT2.1 、 INH、 TRIP、RST、BIO 共计 8 根。如图：图

28、14 控制指令总线匹配电阻 接收帧同步脉冲引脚电阻匹配：接收帧同步脉冲的引脚是 4 个，分别是 RES1、RES2、RES3、RES4。具有相同匹配的 是 FINH（禁止信号反相） 引脚。 均 1.1K 上拉电阻值和 1.1K 下拉电阻值进行阻抗匹 配。选通、时钟等信号引脚电阻匹配：其余的 13 个控制信号引脚，采用 2.2K 上拉电阻值和 2.2K 下拉电阻值进行阻抗匹 配。 不加电阻匹配的总线引脚：电源引脚 4个，插板测定信号总线引脚 2 个，在其上没有数字开关信号传输，故不 加电阻匹配。5、高压变频器先期研发中出现的不确定故障及对原因的查找：1）、高压变频器总线板的研发：在研发初期 ,

29、由于总线上元件少 , 且迹线相对简单 , 对于总线上的电磁兼容性未作深入 的分析， 按照统一的规格进行了设计总线的匹配参数。 在模拟测试运行和各种保护试验时均 符合设计要求。当多电平单元串联电压源型变频器的第一台概念设备完成后, 在进行连续运行的测试经过一个月后 , 相继出现了各种类型不确定的故障 , 严重影响高压变频器的研发正 常进度。（2）、变频器运行时出现的不确定性故障介绍：故障现象：高压变频器通过 72 小时带载测试通过后，进行长时间带电空载运行稳定性测试。当 测试经过二个多月后，高压变频器在正常运行中，出现不确定性的跳闸、停机、封锁、程序 飞车，等故障现象。在二次故障出现间隔期间，变

30、频器运行稳定， 无异常，调节时各种参数稳定。故障后， 其器件未出现损坏，单体检测均合格。 规律总结： 在长时间的测试中，其规律是初次上电时，偶尔出现故障。如未报故障，即可正常运 行测试一星期以上无问题。控制单元中，装有三块标准的PWM输出板。故障中经常报出 PWM3单板故障，但是将PWM3插槽上的单板放到别的插槽上，却又工作正常，而换过来的标准PWM输出单板开始报故障。在运行测试环境安装完成后，在一个月内运行正常，其后开始不确定性地出现故障。 从最初的三个星期一次，升至一个星期，三天，最后达到一天次。在后期，在测试现场，曾 在一天中出现二次故障停机。在将高压变频器停用一个月后， 重新加电， 则

31、仍可稳定运行半个月， 其后又开始频繁跳 闸。（3）、艰难的故障原因查找过程：故障原因查找方案：由于故障是属于离散性的故障， 具有随机，不确定性。且无元件损坏， 数据丢失等硬性 故障特征。 所有分系统， 器件单独测试均符合要求，在没有此类故障解决的经验情况下，只 好采用最复杂，最耗时，同时也是最准确的排除法进行故障原因的查找。对电容类器件进行升级：由于故障是随着时间加长， 而报出次数增多， 首先对于所有控制系统中的滤波电容的耐 压等级进行升级，将全部小滤波电容全部更换。在更换完成后，故障现象依然出现。提高信号传输效率：将全部的信号光纤全部重新打磨， 提高光信号的传输效率。 并对从控制单元到功率单

32、元 的通迅协议进行调整， 着重于数据包校验位， 加强数据传输的稳定性， 优化光信号转换为数字信的时序同步性。并专组装出一套通讯分系统在试验台上进行测试 , 保证其无误码和漏码 的现象。高压变频器当按照光信号的优化方案改造完成后, 故障现象依旧出现。 保持单元个体参数的一致性：将出现报警的功率单元用备用功率单元进行更换，在将 6 只备用功率单元全部更换完毕后，故障依然出现。 后将原报过故障的功率单元换上，出现故障时，并不是换上的功率单元 报警，故判明功率单元的个体之间性能的偏差不是出现故障的原因。 调整 IGBT 驱动的过流保护限值：在所报的故障中，导致停机和跳闸报出故障均为IGBT 过流。考虑

33、是不 IGBT驱动的过流保护限值太小。 先将 IGBT的过流保护限值加大一倍， 在运行中还是报 IGBT 过流。后将其调 至三倍，还是报过流。最后为确定故障原因，将 IGBT 过流保护功能封锁，查看是否由于过 流误报所造成。在将 IGBT 过流保护功能封锁后，变频器跳闸时故障未报过流，报出功率单元损坏。经 过检查， 二个功率单元内部的 IGBT元件全部由于过流烧毁。 从而确定 IGBT驱动过流保护正 常，是由于控制信号失常造成 IGBT 出现真实的大电流而出现的保护，不是误报警。 对标准 PWM 信号驱动单板的 FPGA 程序进行调整： 通过以上损失惨重的更改与测试，初步已经判明其故障原因不在

34、功率单元内，而是控制 单元输出到功率单元的信号异常。 故首先集中精力对控制单元中的 PWM信号生成的部分进行 优化。将 FPGA 的装入程序中，加入了信号滤波，二次校对，基波校对，时序基准调整。在经 过优化的 FPGA程序加入后，取得了明显的效果，由频繁的天天跳闸变为了比较稳定的五天 左右跳闸一次。虽然有一定效果，但明显不是最主要的原因。 对 CPU单板的故障回路进行检测：高压变频器的 PWM波形计算 , 控制参数计算均由 CPU单板中的 DSP完成。将报出故障种 类的 DPS数据管脚迹线断开，在中间串入20 欧电阻，改善其信号采信的稳定性。在更改完毕后，故障报出的现象不但未减少，反而更加严重

35、，只好再接电阻去除。 搭建控制单元模拟运行实验台： 由于现场条件的艰苦和多次试验未成功的磨难，研发核心组人员的体力和精神极度消 耗，危及研发人员的健康水平，同时现场测试的压力，更不利于这种疑难问题的解决。经过以上的工作， 判明故障的原因就在高压变频控制单元的内部， 故将故障原因查找的 场地由测试现场改为研发中心， 在研发中心内专门搭建一个控制单元连续运行的仿真模拟系 统，使控制单元分系统处于和测试环境中一样的工作环境中连续运行。在模拟仿真系统的连续测试与更改中，终于查找出故障出现的真正原因。 。 （3）、高压变频器故障原因的确定：在更改中出现稳定运行的状态： 在实验模拟台上， 进行了多种方案的

36、更改和测试， 其故障现象还是时有时无的频繁出现。在最后一次用输出延长板对 DSP进行程序改写后， 由于过于疲劳与压抑， 未恢复成正常状态， 直接带着延长板进行测试，结果出乎意料，带在延长板的控制单元在试验台上稳定运行 40 天而未出现故障。图 15 控制制单元带延长板运行 根据稳定状态确定影响故障的参数：在出现稳定运行状态后， 研发组人员对其进行了的反复的分析， 为什么加一个延长板会 有这么大效果。在控制单元系统中有一个延长板， 那么改变最大的就是总线板的阻抗特征参数。 当总线 板阻抗参数改变， 就会使故障现象消失。 那么就确定故障的原因就应在总线板上。 在系统中， 总线上的信号种类是最多的，

37、 那么其电磁环境就是最恶劣的。 在总线板上测试的正常工作时 故障原因进行确认：出现使高压变频器不能正常投入运行的故障， 其代表了高压变频器研发的失败。 在这种 压力下， 故障分析时均将分析范围集中在了各个关键部件和程序上， 恰恰忽略了结构极为简 单，却是所有信号的传输通道的总线板。故障的确定不能仅靠分析， 必须得有实际的数据和参数。 将控制单元在模拟仿真系统环 境下连续运行，在总线上用示波器进行设定抓取 2V-4 伏之间的尖峰。经过三天的运行，成 功地在总线上抓取到一个超过信号阈值的尖峰干扰。其波形如图：超过信号阈值的干扰波形图 17 总线上超过阈值的干扰波形 在控制单元的数字回路中， DSP

38、、CPLD、FPGA的信号有效电平是 3.3V ，当干扰尖峰大于 2.7V 时，则信号端口会将干扰值误认为是正常信号，扰乱正常的逻辑顺序，生成不知预知 的操作，导致高压变频器现故障。此类故障的特点就是随机， 不可预测， 出现的故障现象多， 会随着运行环境变化而变化， 使研发人员极难找到其真正的原因。(4) 、高压变频器故障解决的预定方案： 对总线板的阻抗参数进行计算，根据总线上信号的波长计算出最优匹配参数。根据计算出的参数进行电阻匹配的更改， 效果是否合格。6、总线板阻抗参数计算：(1) 、总线板上信号的种类与数量：更改后在模拟试验台进行测试， 检测其匹配DSP与外部存储器和I/O 空间联系总

39、线DB0 DB1516位数据总线AB0 AB1516位地址总线DS.1数据存储器选择IS.1I/O空间选择信号BR.1总线请求信号READY.1外部设备就绪信号RD.1读选择信号WE.1写允许信号频率 20 兆 频率 20 兆 频率 20 兆 频率 20 兆 频率 20 兆STRB.1外部有效选通信号R-/W.1读 / 写信号XF外部标志CLKOUT输出主时钟信号DSP初始化、中断、复位操作信号HOLD.1总线请求输入HOLDA1.1总线请求输出INT2.1可屏蔽中断 2INT3.1可屏蔽中断 3RS.1复位BIO转移控制CPLD逻辑控制信号FRE1 FRE2 FRE3 FRE4 FREF F

40、SYN INH FINH TRIP RST BS0 BS1 BS2 BS3 有板插入信号BCHECK0 BCHECK1(2) 、总线板上各信号接口端子与匹配电阻的间距： 总线板上的尺寸数据：图 18 总线板数据端子位置图(2) 、总线板上的数据线的传输线特计算：数据总线频率是 20M，计算其上升沿时间为： 数字信号的上升速率按总线输出缓冲器 74AHC245 ，查数据表得其上升沿时间：tr 3.5ns数字信号脉宽：50ns1 109tw620 106三态缓冲器 74AHC245 的驱动能力满期足数字信号传输稳定性要求。确定长线的长度为：按带状线计算Lmax 7 tr 7 3.5 24.5(cm

41、)(3) 、通过总线板的具体尺寸，确定总线板的迹线长度： CPU 信号接口端子到 TI 端子的迹线长度：LCPU TI 30.5 2 61mmCPU 信号接口端子到 PWM1 端子的迹线长度：LCPU PWM 1 30.5 3 91.5 mmCPU 信号接口端子到 PWM2 端子的迹线长度：LCPU PWM 2 30.5 4 122mm CPU 信号接口端子到 PWM3 端子的迹线长度：LCPU PWM 3 30.5 5 152.5 mm CPU 信号接口端子到尾端匹配电阻的迹线长度：LCPU RESEND 30.5 7 15.2 228.7 mm(3)、分析总线板中长线的数量： 单独从总板板

42、进行分析：根据数据频率和数字信号上升沿数据进行计算， 得出其迹线长度大于 245mm 即为长线。 从以上数据得出，总线板上的迹线长度最长为228.7mm 。仅对于总线板单独来说，总线板的迹线是短线， 对于其阻抗匹配要求不严， 从功耗角度考虑， 原设计加大阻值匹配应是符合 要求的。从控制单元系统进行分析：总线上的数据信号并不是全部在总线上传送， 其总线在单板之上还有迹线。 那在从一块 单板的总线驱动器到另一快单板的总线驱动器的传输线长度应为总线加上单板内从总线驱 动器到总线端子的长度。 每一块单板从总线驱动器到总线端子迹线的长度是50mm，则实际上总线的长度为：CPU 单板总线数字信号到 TI

43、单板的传输线长度：Lz_ CPU TI 30.5 2 50 2 161mmCPU 单板总线数字信号到 PWMI 单板的传输线长度：LZ_CPU PWM1 30.5 3 50 2 191.5 mmCPU 单板总线数字信号到 PWM2 单板的传输线长度：LZ_CPU PWM2 30.5 4 50 2 222 mm CPU 单板总线数字信号到 PWM3 单板的传输线长度：LZ _CPU PWM 3 30.5 5 50 2 252.5mmCPU 信号接口端子到尾端匹配电阻的迹线长度：LZ _CPU RESEND 30.5 7 15.2 50 278.7 mm控制单元内总线上的长线范围：根据对控制单元系

44、统进行分析， 其中 CPU 单板总线数字信号到 PWM3 单板的传输线长 度是 252.5mm， CPU 信号接口端子到尾端匹配电阻的迹线长278.7mm，都已经超过了长线的上限值 245mm，故从 CPU 单板总线数字信号到 PWM3 单板和 CPU 信号接口端子到尾端 匹配电阻的迹线均属于长线的范围。通过分析计算是 PWM3 单板到 CPU 单板的信号线已经属于长线， 这与在变频器进行调 试和运行中，三块标准的 PWM 板，在 PWM3 插槽上的标准单板报故障次数超过 PWM1 和 PWM2 插槽上标准单板报故障的三倍左右次数的现象一致。根据以上的分析结果，符合在故障现象中，同样的单板，在

45、不同位置为什么有时工作正常，而有时工作不正常这个让全体研发人员极度困惑的难题。（4）、总线板特征阻抗的计算：总线板特征阻抗计算公式： 根据控制单元总线板的结构，采用单层带状线阻抗近似公式：604HZ0 ( 60 )ln(4HT )Er0.67 W(0.8 T )WZ0 迹线特征阻抗（）Er 板材料绝缘系数（ pF/cm）H 信号层相对于层的距离（ cm ）W 迹线的宽度（ cm ）T 迹线的厚度（ cm ） 按工程方法得出线的特征阻抗方法：在实际的工作中，若非进行仿真或材料性能测试，由于其要求对各项属于材料特性的参 数要求较多， 正常进行电力电子设备研发人员不易精确掌握。 故在实际中一般不采用计算的 方式进行，而采用典型 PCB 迹线阻抗表进和查询。阻抗W ( mm)13l(cmC-1kHz5.7m17m57m170m5.7m19m57m10kHz5.75m17.3m58m175m5.9m20m61m100kHz7.2m24m9