电子技术课程设计竞赛抢答器

1、目 录课程设计（论文）任务书.i课程设计（论文）成绩评定表.iii中文摘要.iv1 设计任务描述11.1 设计题目：竞赛抢答器11.2 设计要求11.2.1 设计目的11.2.2 基本要求11.2.3 发挥部分12 设计思路23 设计方框图34 各部分电路设计及参数计算44.1抢答屏蔽电路44.2编码、译码、显示电路54.3多谐振荡电路64.4计数译码显示电路74.5报警电路85 工作过程分析96 元器件清单107 主要元器件介绍117.1 74ls192十进制可逆计数器117.2 74160同步十进制计数器127.3 555定时器127.3.1 555定时器的组成和功能127.3.2 555

2、定时器的引脚图及引脚功能137.4 74ls48共阴极七段译码器147.5 74ls147十线四线优先编码器16小 结17致 谢18参考文献19附 录 a1 逻辑电路图20附 录 a2 实际接线图211 设计任务描述1.1 设计题目：竞赛抢答器1.2 设计要求1.2.1 设计目的(1) 掌握抢答器的构成、原理与设计方法；(2) 熟悉集成电路的使用方法。1.2.2 基本要求(1)要求实现四组抢答一组抢答后，其余三组抢答无效；(2)本组抢答后，各组独立的灯光显示。1.2.3 发挥部分(1)抢答定时电路；(2)抢答音响发声；(3)裁判桌上公共组别显示。2 设计思路基本电路：设计一个四路竞赛抢答器基本

3、要求需要有屏蔽功能，还要有各组独立的灯光显示。基本要求满足后，需要进行发挥，设计一个定时电路，当有人抢答时，定时电路开始计时,运用减法计数器来实现。并且增添裁判桌上的公共组别显示，用led数码管实现。触控电路：各组抢答的过程可以用触发器，因为抢答是一个瞬态过程，可以用常开开关的瞬态过程来控制触发器的cp，再加上门电路的控制返回来控制实现屏蔽，使其他人抢答无效。显示电路:各组独立的灯光显示，当最先抢答的一组触发触发器的脉冲，通过适当的门电路是发光二极管发光，从而可通过灯光判别最先抢答的组别，由于屏蔽作用使得其他组别抢答无效，因此其他组别的灯光也不能显示。公共组别显示：裁判桌上的公共组别显示，由于

4、有四组进行抢答，所以用led数码管更直观更简洁。要显示十进制数，需要对触发器的输出进行编码译码，因此要用到编码器和译码器，最后要运用七段显示器直观的显示结果。定时电路：定时电路的设计，当有人抢答时，需要对答题时间进行限定，若在限定的时间内没有答完则发声电路控制发出声响，代表抢答超时，答题无效，裁判清零，进行下一轮的抢答。对于定时电路，需要设定计数频率和计数时间，时间长短可通过计数器的置数端实现，频率则需要对其脉冲进行分频。具体要通过一个多谐振荡器产生脉冲，由于其产生的脉冲频率较高，不适合抢答计时，所以要进行分频。因为通常情况下，一个几进制计数器就相当于一个几分频器，所以同样可以用计数器来实现分

5、频功能，选用适当器件使最终脉冲频率为1hz，达到最佳计时效果。设置抢答定时电路时，经分频后的脉冲加在可逆计数器的脉冲端，两个计数器并行连接预置20秒，经译码显示器和显示器进行减法运算，至0时答题结束，裁判清零，完成一个完整抢答过程。3 设计方框图4 各部分电路设计及参数计算4.1抢答屏蔽电路图示电路由四个同步rs触发器和或门、非门构成控制回路，s1s4是常开的控制开关。没有人抢答时，开关s1s4处于断开状态，同步sr触发器的cp端通过下拉电阻接地，始终处于低电平状态，此时由于没有脉冲，所以输出q=0。触发器的s端通过电阻始终接+5v的高电平，而r端在主持人未清零时始终通过电阻接地，处于低电平。

6、由同步rs触发器功能表可知，当r=0，s=1（cp上升沿）时，输出q=1。所以，当没有人抢答时，四个同步rs触发器的输出全部为低电平，经或门再经非门后变为高电平，此时如果有人抢答，例如第二组抢答，则s2闭和后瞬间断开，对应的触发器得到一个瞬态高电平，即由原来的低电平变为高电平又变回低电平，有了一个上升沿，从而对应的输出端为高电平。四个输出端中在此瞬间有一个为高电平，其余的为低电平，经或门、非门后为低电平，这时如果有其余组抢答，则由于没有上升沿的cp脉冲而抢答无效，实现屏蔽功能。当一轮抢答结束后，主持人清零，即按下常开开关s0，此时，四个同步rs触发器的r全部变为高电平，直接置零，所以四个输出全

7、部变为低电平，回到初态，此时可以进行下一轮的抢答。 另外，图中还有各组独立的灯光显示电路，由电阻和发光二极管构成。哪一组最先抢答，其对应的触发器输出高电平，从而对应的二极管发光，由于上面所解释的屏蔽功能使其 他组的触发器输出低电平，导致对应的二极管不发光，所以能确定哪一组最先抢答。4.2编码、译码、显示电路图中74ls147是10线4线优先编码器，低电平输入有效，反码输出8421bcd码。由于是低输入有效，所以将对应各触发器的反码输出端，由于是反码输出，所以经过译码器之前得先经过非门变回原码。74ls48是共阴极的八段显示译码器，所以后面要接共阴极的显示器。如果第一组最先抢答，则显示器最终显示

8、1，第二组则显示2，同理可显示3，4。4.3多谐振荡电路图中前一部分是由555定时器构成的多谐振荡器，它的作用是向74ls160计数器提供脉冲。后一部分是由两个十进制计数器并行连接构成的一百进制分频器。作为竞赛抢答器的定时电路，输出频率为1hz为最佳状态，为了符合实际操作要求，应该选用合适的器件。因为f=1.43/(r1+2r2)c,所以在选择器件时要经过计算。因为f=1hz,而通常c取0.01uf,所以r1+2r2应该等于143欧姆左右。4.4计数译码显示电路计数器置数端接触发器控制电路输出端，最初输出低电平，所以计数器置数为20，两个可逆计数器串行连接构成一百进制计数器，分频器的进位输出端

9、接74ls192的脉冲端，经译码显示，减法计数器计数频率为1hz，直至显示0，主持人清零。4.5报警电路此电路是由一个555定时器构成的单稳态触发器，当计数器最终减至零，经门电路同单稳态触发器的输入端相连，低电平触发，输出高电平，使发声装置发出声响，主持人开始清零。由于单稳态触发器输出脉冲宽度等于tw=1.1rc，所以可以通过各参数设定响铃持续时间。若设定响铃为10秒,取c=0.01uf,则r应该取910欧姆左右。5 工作过程分析为了实现竞赛抢答器的屏蔽功能，我采用了同步rs和基本门电路组合控制同步rs触发器脉冲，能很好的实现此功能。r始终接低电平（主持人清零除外），s始终接高电平，对于同步r

10、s触发器来说，由于其r、s为高电平有效,所以s有效,当有cp上升沿时,输出高电平。无人抢答时,触发器的cp通过下拉电阻接地,所以此时输出为低电平,输出的低电平经过或门和非门后变为高电平,此时如果有人抢答,常开开关瞬间闭和,cp得到了一个上升沿,从而对应的输出端输出高电平.四个触发器的四个输出端经或门和非门后马上变为低电平,从而又控制了各cp继续保持低电平,无上升沿则不能触发,抢答无效,实现了屏蔽。由上面分析可知只有最先抢答的人才能触发同步rs触发器,从而各组独立的灯光显示电路中也只有一个发光二极管发光,而此二极管对应最先抢答的组。控制电路的输出与74ls147能够实现10线4线的优先编码器相连

11、接,完成编码功能.因为屏蔽功效使得四个输出端在同一时刻只能有一个为1,其余的全部为0,所以可以用编码器来将各组触发信息转化为8421bcd码。然而,74ls147优先编码器是低有效输入,反码输出的编码器,所以在编码时要注意将控制电路的输出变为低电平有效,8421bcd码要转化为原码再进行译码。译码显示器为共阴极的,所以接显示器时同样要接共阴极的,实现裁判桌上公共组别显示。抢答定时电路是在没有人抢答的情况下预置时间,通过触发器控制电路的输出来预置答题时间的.当无人抢答时,控制电路输出为低电平,此时可逆计数器预置在25秒,当有人抢答时,控制电路输出高电平,计数器开始计数.计数器的频率可通过分频使其

12、达到最佳状态。用一个多谐振荡器给分频器提供脉冲两个十进制计数器并行连接构成一百分频的分频器。经过分频器的脉冲频率可以降低到1hz左右，从分频器进位输出端接到可逆计数器的cpd上，完成一秒钟减一个数，直至结果为0。在经门电路给单稳态触发器一个低电平，使其输出为高电平，驱动发声装置发出声响，表示答题超时，主持人清零，完成一个循环。6 元器件清单序号型号名称数量1 or4四输入或门2274ls04六反向器2374ls147十线十进制四线bcd优先编码器1474ls48bcd七段译码器35 74192可预置bcd双时钟可逆计数器2674160可预置bcd异步清除计数器27or8八输入或门18555单稳

13、态触发器19555多谐振荡器110同步sr触发器411发光二极管412电阻3313常开开关514非门57 主要元器件介绍7.1 74ls192十进制可逆计数器74ls192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图中：pl为置数端,低有效;cpu 为加计数端,高有效;cpd为减计数端，tcu为非同步进位输出端，低有效;tcd为非同步借位输出端，也为低有效;p0、p1、p2、p3为计数器输入端，mr为清除端，q0、q1、q2、q3为数据输出端。此图为74ls192的功能表: 输入 输出mrp3p2p1p0q3q2q1q01000000dcb

14、adcba011 加计数011 减计数7.2 74160同步十进制计数器：74160为十进制计数器，直接清除。两个高电平有效允许输入ep和et及动态进位输出使计数器易于级联；et允许动态进位输出。74160同步十进制计数器管脚图74160同步十进制计数器功能表输入输出qn时钟清除置数epetxlxxx清除hlxx置数hhhh计数xhhlx不计数xhhxl不计数7.3 555定时器7.3.1 555定时器的组成和功能555定时器内部结构的简化原理图如图7.3.1所示。它由3个阻值为5k的电阻组成的分压器、两个电压比较器c1和c2、基本rs触发器、放电bjt t以及缓冲器g组成。定时器的主要功能取

15、决于比较器，比较器的输出控制rs触发器和放电bjt t的状态。图中rd为复位输入端，当rd为低电平时，不管其他输入端的状态如何，输出vo为低电平。因此在正常工作时，应将其接高电平。 7.3.2 555定时器的引脚图及引脚功能555定时器引脚图： 它的各个引脚功能如下：1脚：外接电源负端vss或接地，一般情况下接地。2脚：低触发端3脚：输出端vo4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入

16、干扰。6脚：th高触发端7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。 在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，555时基电路的功能表如下：。清零端高触发端th低触发端qn+1放电管t功能00导通直接清零10导通置011截止置11qn不变保持7.4 74ls48共阴极七段译码器有效高电平输出：内部有升压电阻因而无需外部电阻；输出最大电压5.5v；吸收电流6.4ma。 7448共阴七段译码器管脚图：7448共阴七段译码器功能表：

17、十进制数或功能输入 bi/rbo输出 lt rbidcba a b c d e f g0hxllllhononononononoff1hxlllhhoffononoffoffoffoff2hxllhlhononoffononoffon3hxllhhhononononoffoffon4hxlhllhoffononoffoffonon5hxlhlhhonoffononoffonon6hxlhhlhoffoffononononon7hxlhhhhonononoffoffoffoff8hxhlllhononononononon9hxhllhhonononoffoffonon10hxhlhlhoffof

18、foffononoffon11hxhlhhhoffoffononoffoffon12hxhhllhoffoffonoffoffonon13hxhhlhhonoffonoffoffonon1415hhxxhhhhhhlhhhoffoffoffoffoffoffonoffonoffonoffonoffbixxxxxxxoffoffoffoffoffoffoffrbihlllllloffoffoffoffoffoffoffltlxxxxxxononononononon七段显示译码器是驱动七段显示器件的专用译码器，它可以把输入的二十进制代码转换成七段显示管所需要的输入信息，以使七段显示管显示正确的数码

19、。七段显示译码的示意图如图所示：7.5 74ls147十线四线优先编码器74ls147是10线4线优先编码器，低电平输入有效，反码输出8421bcd码。74ls147 10线4线优先编码器的管脚图： 74ls147 10线4线优先编码器功能表功能表：小 结一周紧张而又忙碌的课程设计结束了,我们的课程设计是在临近期末考试的时期进行的，课程设计和期末复习的双重压力确实让我倍感紧张，但是“世上无难事，只怕有心人”,我在规定的时间里完成了设计题目，虽然不知道老师会不会满意,但是自己的确尽力了。因为没接触过课程设计,缺乏经验,总觉得自己很被动,每一个步骤，每一个层面都需要查找资料。最初一段时间总是很迷茫

20、,因为不懂，所以好想逃避。课程设计的第一天,看见题目的我真的很迷茫,很头痛，感觉这里的一切都是新鲜的，可是这些新鲜的步骤对我来说是那么的焦虑。但是，作为当代大学生的我们，必须养成迎难而上的品质。一步一步的查找教材和参考资料，熬到半夜2点多终于把初稿完成了。但在第二天的知道中老师给我指出了几项错误，这是的我并不气馁，在接下来的几天我努力的研究各种触发器,希望能得到启发.因为被同步rs绊了一跤,于是想改用d触发器,但是同组同学已经有用d触发器的了,不想雷同,最终还是选择了同步rs,虽然原理上跟别的触发器大致相同,但是毕竟是自己想出来的,还是有点安慰的。画图的确是个细致的任务,考验我们的细心程度和耐

21、力,或许是我性格的原因,我总是感觉多修改几次会更好,结果浪费了好多时间,最后还得挤时间画。当然,只有明白原理和每个细节才能真正有收获,所以我要花更多时间用在仔细研究上。在答辩上，老师问了三个问题，由于有一些问题没有研究太深入，得了2.5分。通过课程设计,我看到了自己的欠缺,竟然对基本的知识掌握的不够透彻,还以为在初态时,两个输出全都是零,竟然犯这样的错误,真是不应该啊。还有就是自己太不自信了,不敢去尝试,遇到困难就逃了,等心平静后才发觉自己是那么容易动摇。因为开始用同步rs触发器被老师发现了错误就不敢继续下去了,因而换用了d触发器,等到第二次审查时才发现其实同步触发器一样能实现所要求的功能，只是又遇到了个小麻烦，没找到他的逻辑引脚图，最后只能画出个印象中的引脚图。虽然不是准确的，但是希望老师能够理解。我绕了一个大圈,最终回到了原点，虽然距离是零,但收获要远大于零。可能是因为期末的原因,感觉时间过的很快,还很累,不管结果如何,我可以问心无愧的说:我尝试过了,我努力了。在这一周的时间里,我收获的不仅仅是知识! 致 谢 短短的一周课程过的很快,首先要感谢张玉梅老师和秦宏老师不辞