1-5章作业答案

1、第一章 作业答案1.2 以集成电路级别而言，计算机系统的三个主要组成部分是什么？ 中央处理器、存储器芯片、总线接口芯片1.3 阐述摩尔定律。每 18 个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一 半。1.5 什么是 SoC ？什么是 IP 核，它有哪几种实现形式？SoC:系统级芯片、片上系统、系统芯片、系统集成芯片或系统芯片集等，从 应用开发角度出发， 其主要含义是指单芯片上集成微电子应用产品所需的所有功能 系统。IP 核:满足特定的规范和要求，并且能够在设计中反复进行复用的功能模块。 它有软核、硬核和固核三种实现形式。1.8 什么是嵌入式系统？嵌入式系统的主要特点有哪些？

2、概念:以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功 能、可靠性、成本、体积和功耗的严格要求的专用计算机系统，即“嵌入到应用对象 体系中的专用计算机系统”。特点: 1、嵌入式系统通常是面向特定应用的。2 、嵌入式系统式将先进的计算机技术、半导体技术和电子技术与各个行业 的具体应用相结合的产物。3 、嵌入式系统的硬件和软件都必须高效率地设计，量体裁衣、去除冗余， 力争在同样的硅片面积上实现更高的性能。4 、嵌入式处理器的应用软件是实现嵌入式系统功能的关键，对嵌入式处理 器系统软件和应用软件的要求也和通用计算机有以下不同点。 软件要求固体化，大多数嵌入式系统的软件固化在只读存储器

3、中； 要求高质量、高可靠性的软件代码； 许多应用中要求系统软件具有实时处理能力。5 、嵌入式系统和具体应用有机的结合在一起，它的升级换代也是和具体产 品同步进行的，因此嵌入式系统产品一旦进入市场，就具有较长的生命周期。6 、嵌入式系统本身不具备自开发能力，设计完成以后用户通常也不能对其中的程序功能进行修改，必须有一套开发工具和环境才能进行开发。第二章作业答案2.2完成下列逻辑运算（1）101+1.01 = 110.01（2）1010.001-10.1 = 111.101（3）-1011.0110 1-1.1001 = -1100.1111 1（4）10.1101-1.1001 = 1.01（5

4、）110011/11 = 10001（6）（-101.01）/（-0.1） = 1010.12.3完成下列逻辑运算(1)1011 0101V1111 0000 =1111 0101(2)1101 0001A1010 1011 =1000 0001(3)10101011 0001 1100 =1011 01112.4选择题（1）A（ 2） B （ 3）A （ 4）BCD （ 5）D,C2.5通常使用逻辑运算代替数值运算是非常方便的。例如，逻辑运算AND将两个位组合的方法同乘法运算一样。哪一种逻辑运算和两个位的加法几乎相同？这样情况下会导致什么 错误发生？逻辑运算异或（XOR）和两个位的加法几乎相

5、同。问题在于多个bit乘法和加运算无法用AND或XOR运算替代，因为逻辑运算没有相应的进位机制。2.6假设一台数码相机的存储容量是256MB，如果每个像素需要3个字节的存储空间，而且一张照片包括每行 1024个像素和每列1024个像素，那么这台数码相机可以存放多少张 照片？解：每张照片所需空间为：1024*1024*3=3MB贝U 256M 可存照片数为：256MB/3MB疋85张。2.14某测试程序在一个 40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CP、MIPS的值和执行时间。指令类型指令计数时钟周期计数整数算术4

6、5 0001数据传送32 0002浮点数15 0002控制传送80002CPI=(45000/100000)*1+(32000/100000)*2+(15000/100000)*2+(8000/100000)*2=0.45*1+0.32*2+0.15*2+0.08*2=1.55MIPS=40/1.55=25.8执行时间 T=(100000*1.55)*(1/(40*10 八 6) )=15.5/4*10 八(-3) = 3.875*10 八(-3) s= 3.875ms2.15假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别为？t,2?t和3?t。在下列各种情况下

7、，分别写出连续执行n条指令所需要的时间表达式。解：(1) 顺序执行方式T= ( ? t+2 ? t+3 ?t)*n=6n ? t(2) 仅“取指令”和“执行”重叠当“取指令”和“执行”重叠时，指令的执行过程如图所示:1n1qfc i-1耽朋& 11执厅Fl1欣片書讣析第1条指令执行完的时间：t1=?t+2?t+3 ?t=6?t第2条指令执行完的时间：t2= t1+5 ?t=6 ?t+5 ?t*1第3条指令执行完的时间：t3= t2+5 ?t=6 ?t+5 ?t*2第 n 条指令执行完的时间：tn=tn-1+ ?t=6?t+5?t* (n-1)=(1+5n) ?t(3) “取指令”、“分析”和“

8、执行”重叠当“取指令”、“分析”和“执行”重叠时，指令的执行过程如图所示：Ml取昭仲柝W1 A t1执打希;舔捋争1第1条指令执行完的时间：t1=?t+2?t+3 ?t=6?t第2条指令执行完的时间：t2= t1+3 ?t=6 ?t+3 ?t*1第3条指令执行完的时间：t3= t2+3 ?t=6 ?t+3 ?t*2第 n 条指令执行完的时间：tn= tn-1+3 ?t=6?t+3?t* ( n-1 ) =(3+3n) ?t第三章作业答案3.1处理器有哪些功能？说明实现这些功能各需要哪些部件，并画出处理器 的基本结构图。处理器的基本功能包括数据的存储、数据的运算和控制等功能。其有5个主要功能：指

9、令控制操作控制时间控制数据加工中断处理。其中，数据加工由ALU、移位器和寄存器等数据通路部件完成，其他功能由控制器实现。处理器的基本结构图如下:数据传送数据来自数据传送指令来自到内存内存到内存内存r r T:=控制器寄存器组； r “i i_k-整数单元/浮点单元数据通路处理器3.2处理器内部有哪些基本操作？这些基本操作各包含哪些微操作？处理器内部的基本操作有：取指、间接、执行和中断。其中必须包含取指和执行。取指包含微操作有：经过多路器把程序计数器的值选送到存储器，然后存储器回送所期望的指令并将其写入指令寄存器，与此同时程序计数器值加1，并将新值回写入程序计数器。间接有4个CPU周期，包含微操

10、作有：第 1周期把指令寄存器中地址部分的形式地址 转到地址寄存器中；第2周期完成从内存取出操作数地址，并放入地址寄存器；第3周期中累加器内容传送到缓冲寄存器，然后再存入所选定的存储单元。执行包含微操作有：在寄存器中选定一个地址寄存器，并通过多路器将值送到存储器；来自于存储器的数据作为 ALU的一个原操作数，另一个原操作数则来自于寄存器组中的数 据寄存器，它们将一同被送往 ALU的输入；ALU的结果被写入寄存器组。中断包含微操作有：保护断点及现场，查找中断向量表以确定中断程序入口地址，修改程序指针，执行完毕后恢复现场及断点。3.3什么是冯诺伊曼计算机结构的主要技术瓶颈？如何克服?冯诺伊曼计算机结

11、构的主要技术瓶颈是数据传输和指令串行执行。可以通过以下方案克服：采用哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器、指令流水线、超标 量等方法。3.5指令系统的设计会影响计算机系统的哪些性能？指令系统是指一台计算机所能执行的全部指令的集合，其决定了一台计算机硬件主要性能和基本功能。指令系统一般都包括以下几大类指令。：1)数据传送类指令。(2)运算类指令 包括算术运算指令和逻辑运算指令。(3)程序控制类指令 主要用于控制程序的流向。(4) 输入/输出类指令 简称I/O指令，这类指令用于主机与外设之间交换信息。因而，其设计会影响到计算机系统如下性能：数据传送、算术运算和逻辑运算、程序控制、输入

12、/输出。另外，其还会影响到运算速度以及兼容等。3.9某时钟速率为2.5GHz的流水式处理器执行一个有150万条指令的程序。流水线有5段，并以每时钟周期1条的速率发射指令。不考虑分支指令和乱 序执行带来的性能损失。a) 同样执行这个程序，该处理器比非流水式处理器可能加速多少？b) 此流水式处理器是吞吐量是多少(以MIPS为单位)？T nm解：a.)Sp =5速度几乎是非流水线结构的5倍。T流水 m n 1b.) Tp - 2500MIPST流水3.10 一个时钟频率为 2.5 GHz的非流水式处理器，其平均 CPI是4。此处理 器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部延迟

13、，使新版处理器的时钟频率必须降低到2 GHz。(1) 对一典型程序，新版所实现的加速比是多少？(2) 新、旧两版处理器的 MIPS各是多少？解：(1)对于一个有N条指令的程序来说：非流水式处理器的总执行时间T0 (4 N)/(2.5 109) 1.6N 10 9s995级流水处理器的总执行时间 T1 (N 5 1) /(2 10 ) (N 4)/2) 10 s加速比=2-3.2N , N很大时加速比 3.2T1N 4（2）非流水式处理器 CPI=4,则其执行速度=2500MHz/4=625MIPS。 5级流水处理器 CPI=1,则其执行速度=2000 MHz /仁2000 MIPS。3.11随

14、机逻辑体系结构的处理器的特点是什么？详细说明各部件的作用。随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行 硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。主要部件包括：产生程序地址的程序计数器，存储指令的指令寄存器，解释指令的控 制逻辑，存放数据的通用寄存器堆，以及执行指令的ALU等几个主要部分构成。3.13什么是微代码体系结构？微指令的作用是什么？在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一 个微程序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。微指令

15、只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代 码，可以实现复杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指令集的修改与升级，并有助于实现复杂的指令。3.14微码体系结构与随机逻辑体系结构有什么区别？（1）指令集的改变导致不同的硬件设计开销。在设计随机逻辑结构时，指令集和硬件必须同步设计和优化，因此设计随机逻辑的结 构比设计微码结构复杂得多，而且硬件和指令集二者中任意一个变化，就会导致另外一个变化。在微码结构中，指令设计通过为微码ROM编写微码程序来实现的，指令集的设计并不直接影响现有的硬件设计。因此，一旦修改了指令集，并不需要重新设计新的硬件。（2）从

16、性能上比较随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时随机逻 辑结构要更快一些。但微码结构可以实现更复杂指令集，因此可以用较少的指令完成复杂的功能，尤其在存储器速度受限时，微码结构性能更优。3.15说明流水线体系结构中的5个阶段的操作。能否把流水线结构分为6阶段？如果可能，试给出你的方案。流水线若分为5个阶段应包括：取指，译码，取操作数，执行，数据回写流水线若分为6个阶段应包括：取指，译码，取操作数，执行，存储器操作，数据回 写第四章作业答案4.3微机系统中总线层次化结构是怎样的？按总线所处位置可分为：片内总线、系统内总线、系统外总线。按总线功能可分为：地址总线、数据总

17、线、控制总线。按时序控制方式可分为：同步总线、异步总线。按数据格式可分为：并行总线、串行总线。4.4评价一种总线的性能有那几个方面？总线时钟频率、总线宽度、总线速率、总线带宽、总线的同步方式和总线的驱动能力等。4.5微机系统什么情况下需要总线仲裁？总线仲裁有哪几种？各有什么特点？总线仲裁又称总线判决，其目的是合理的控制和管理系统中多个主设备的总线请求，以 避免总线冲突。当多个主设备同时提出总线请求时，仲裁机构按照一定的优先算法来确定由谁获得对总线的使用权。集中式（主从式）控制和分布式（对等式）控制。集中式特点：采用专门的总线控制器 或仲裁器分配总线时间，总线协议简单有效， 总体系统性能较低。

18、分布式特点：总线控制逻辑分散在连接与总线的各个模块或设备中，协议复杂成本高，系统性能较高。4.6总线传输方式有哪几种？同步总线传输对收发模块有什么要求？什么情况下应该采用 异步传输方式，为什么？总线传输方式按照不同角度可分为同步和异步传输，串行和并行传输，单步和突发方式。同步总线传输时，总线上收模块与发模块严格按系统时钟来统一定时收发模块之间的传输操 作。异步总线常用于各模块间数据传送时间差异较大的系统，因为这时很难同步，采用异步方式没有固定的时钟周期，其时间可根据需要可长可短。4.14发送时钟和接收时钟与波特率有什么关系？其关系如下：发/收时钟频率=n*（发/收波特率）（其中n=1,16,6

19、4）实际应用中可根据要求传输的时钟频率和所选择的倍数n来计算波特率。第五章作业答案5.10用16KX1位的DRAM芯片组成64KX8位存储器，要求：（1）画出该存储器的组成逻辑框图。设存储器读/写周期为0.5卩SCPU在1以内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？（1）组建存储器共需 DRAM芯片数N= （64K*8） / （16K*1 ） =4*8 （片）。每8片组成16KX8位的存储区，A13A0作为片内地址，用 A15、A14经2:4译码器产生片选信号可-可，逻辑框图如下（图有误：应该每组 8片，每片数

20、据线为1根）(2)设16KX8位存储芯片的阵列结构为128行X 128列，刷新周期为2ms。因为刷新每行需0.5 1S,贝U两次(行)刷新的最大时间间隔应小于：为保证在每个11S内都留出0.5 1S给CPU访问内存，因此该 异步式刷新方式，而不能采用集中式刷新方式。若采用分散刷新方式， 则每个存储器读/写周期可视为1 0.5 1S用于刷新。相当于每 1 1S刷新一行，刷完一遍需要 128 X 1 小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于写周期刷新一行，相当于每15 1S刷新一行，刷完一遍需要周期小于2ms的要求；DRAM适合采用分散式或,前0.5 1S用于读写，后1

21、 S= 128 i S,满足刷新周期15.5 i S如每隔14个读128 X 15 1S 1920 1S 满足刷新需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止 的时间间隔。刷新周期通常可以是2ms，4ms或8ms。DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。特点：存在一段停止读/写操作的死时间，适用于高速存储器。m魄期问屈(Zus)(DRAM共128行，刷新周期为2ms，读/写/刷新时间均为0.5 1S分散式：一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。特点：不存在停止

22、读/写操作的死时间，但系统运行速度降低。Vb1Y+1 1271J.1-ru -刷新间1冊1歸卡系址用期（12HIJS）（0） tnfir?）（DRAM共128行，刷新周期为128 e, tm = 0.5为读/写时间，tr = 0.5 S为刷新时间, tc = 1 yS为存储周期）异步式：前两种方式的结合，每隔一段时间刷新一次，只需保证在刷新周期内对整个存储器刷新一遍。5.11若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114（1K*4）存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？该存储器的存储容量=224 *8bit=16M字节需要SRAM

23、2114（1K*4）存储芯片数目：14*（2/组）片=28片5.12在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连 接图。（1）采用8K*1位存储芯片，形成 64KB存储器。（2）采用8K*1位存储芯片，形成 32KB存储器。（3） 采用4K*1位存储芯片，形成16KB存储器。由于地址总线长度为16，故系统寻址空间为216位宽 64K位宽bit（1）8K*1位存储芯片地址长度为13，64KB存储器需要8组，每组8片8K*1位存储芯片，故总共需要16根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1A0共需8组8K*1位存储-H-

24、 LJL 心片红色为片选第一组 地址范围OOOOH1FFFH00000000000000000001111111111111第二组 地址范围2000H3FFFH00100000000000000011111111111111第三组地址范围4000H5FFFH01000000000000000101111111111111第四组 地址范围6000H7FFFH01100000000000000111111111111111第五组8000H1000000000000000地址范围9FFFH1001111111111111第六组OAOOOH1010000000000000地址范围0BFFFH10111

25、11111111111第七组OCOOOH1100000000000000地址范围0DFFFH1101111111111111第八组OEOOOH1110000000000000地址范围0FFFFH1111111111111111(2) 8K*1位存储芯片地址长度为 13, 32KB存储器需要4组*8片=32片8K*1位存储 芯片故总共需要15根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1A0共需4组8K*1位存储-H- LJL 心片红色为片选第一组 地址范围0000H1FFFH00000000000000000001111111111111第

26、二组地址范围2000H3FFFH00100000000000000011111111111111第三组 地址范围4000H5FFFH01000000000000000101111111111111第四组 地址范围6000H7FFFH01100000000000000111111111111111其连线图如下：图有误：应该每组 8片，每片数据线为1根(3) 4K*1位存储芯片地址长度为12, 16KB存储器需要(4组*8片=32片)4K*1位存储芯片故总共需要14根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1A0共需4组4K*1位存储-H-

27、LJL 心片红色为片选第一组 地址范围0000HOFFFH00000000000000000000111111111111第二组 地址范围1000H1FFFH00010000000000000001111111111111第三组 地址范围2000H2FFFH00100000000000000010111111111111第四组 地址范围3000H3FFFH00110000000000000011111111111111其连线图如下：图有误：应该每组 8片，每片数据线为1根0 12 3 QQ Q Q7 Q08哥 c B A4 30 6万案一:A125.13试为某8位计算机系统设计一个具有 8KB

28、 ROM和40KB RAM的存储器。 要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯 片6264组成，从4000H地址开始。查阅资料可知，2732容量为4KX 8（字选线12根），6264容量为8KX 8（字选线13根）， 因此本系统中所需芯片数目及各芯片地址范围应如下表所示：A15A14A13A12A11A10A9A8A7A6A5A4A3 ,A2A1共需2片2732构成系 统ROM红色为片选第一片 地址范围0000H0FFFH000000000000000000011111111111第二片 地址范围1000H1FFFH0001000000000000001

29、11111111111共需5片6264构成系统RAM红色为片选第一片地址范围4000H5FFFH010000000000000010111111111111第二片 地址范围6000H7FFFH011000000000000011111111111111第三片 地址范围8000H9FFFH100000000000000100111111111111第四片 地址范围0A000H0BFFFH101000000000000101111111111111第五片 地址范围0C000H0DFFFFH110000000000000110111111111111硬件连线方式之一如下图所示:说明： 8位微机系统地

30、址线一般为 16位。采用全译码方式时，系统的 AoA12直接与6264 的13根地址线相连，系统的 AoAii直接与2732的12根地址线相连。片选信号由 74LS138 译码器产生，系统的 A15A13作为译码器的输入。 各芯片的数据总线（DoD7 ）直接与系统的数据总线相连。 各芯片的控制信号线（RD WR）直接与系统的控制信号线相连。5.14试根据下图EPROM的接口特性，设计一个EPROM写入编程电路，并给 出控制软件的流程。（不作要求）+5VDo D7Ao A7高位地址译码编程控制信号而Oo 。7A0 A13CEPGMOEVCCVPPGND+ 12VEPRO M写入编程电路设计如下图

31、所示:控制模块D0 D7A0 A7高位地址译码编程控制信号+5VRD。0 。7VCCAd A3CE/DDVPPPGMGND+12VOE控制软件流程：（1）上电复位;（2）OE信号为电平”无效（写模式），PGM信号为电平”0”有效（编程控制模式） 软件进入编程状态，对 EPROM存储器进行写入编程操作；（3） 高位地址译码信号 CE为电平”1”无效，对存储器对应0000H3FFFH地址的数据依次进行写入操作（其中高位地址为0、低位地址A0 A13从0000H到3FFFH依次加1）写入的值为数据总线D0D13对应的值。（4）高位地址译码信号 CE为电平”0”有效，对存储器对应4000H7FFFH地址的数据依次进行写入操作（其中高位地址为1，低位地址A0 A13从0000H到3FFFH依次加1）写入的值为数据总线D0D13对应的值。（5）存储器地址为7FF FH时，写入操作完成，控制软件停止对EPROM的编程状态,释放对OE信号和PGM信号的控制。5.15试完成下面的 RAM系统扩充图。假设系统已占用0000 27FFH段内存地址空间，并拟将后面的连续地址空间分配给该扩充RAM&-t2-I:lc p A译码