数字电路习题

1、25数字电路习题第一章-、填空题（每题 2分，共42分）,转换为十六进制数为（1. （374.51） 10=（） 8421bcd2. 二进制数（1011.1001） 2转换为八进制数为（3. (10000101100011) 8421 =()24214. (10101101001)8421 =()105. 将(459) 10 编成()8421bcd6. (10000101100011) 8421 =()107. (1010010100) 8421 =()54218. (1011101) 2=()10=()89. (201 )10=()2=()1610. (65.25) 10=()2=()811

2、. (276.25)10 =()212. 余3码10001000对应的2421码为()。13. (76.25)10 =()814. (11110.11) 2=()10=()815. 八进制(273) 8中，它的第三位数 2的位权为()。16.十进制数254.75的二进制编码()，十六进制编码 (17. (1100011.011 2=()8=()1618. (26.125) 10= () 16=(19. (365) 10=()2=()1620. (be) 16=()10=()221. (436.75)10 =()2)。)8421bcd第二章二填空题（每题 2分，共62分）1 .异或门如果当作非门

3、使用，应当让其中一个输入端固定接（）。2 .逻辑函数式f=ab+ac的对偶式为（）。3 .三态门电路的输出有（）、（）和（）3种状态。4 . ttl与非门多余的输入端应（）ttl或非门多余的输入端应（）。5 .ttl与门多余的输入端应（）ttl或门多余的输入端应（）。6 .逻辑函数f= a e+bc的最小项之和表达式为（）。7 . y= （a+b+c） a b c 对偶式为 y/=（）。8 .已知 y=ab+bc+acd,则 y=（）。9 .任何逻辑函数都可以表示成最小项的（）及最大项的（）10 . y= abc+ad+c 对偶式为 y/=（）。11 . y=ab+cde+0的反函数式为（）。

4、12 .逻辑函数式f=ab+ac的最小项表达式为（）。13 .函数e = ab + bc的反演式f1 =（）。14 . f =ab+bc+ca的“与非”逻辑式为（）。15 .有一数码10010011,作为自然二进制数时，它相当于十进制数（），作为8421bc加时，它相当于1进制数（）。16 .用与非门实现逻辑函数 f=ab+cd ,逻辑函数应该改成 f=（）。17 .逻辑函数 f=a（a b）=（）。18 .已知y=ab+b+ab+a,化简后结果是（）。19 . oc门能实现（）逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用（）。20 .二进制数111011.101转化成十进制数为（

5、）转化成八进制数为（）。f = ； b a c d ab cd21 .已知某函数i八,该函数的反函数f =（）。22 . y =ab +ac , y的最简与或式为（）。23 .函数y =a+ab +a（c +d）,其对偶式为（）。24 .逻辑函数f= ab + bc +acbde的最简与或式为（）。25 . f1 = abc+abc +abc + ab , f2 = ab + b（a c）,它们之间的关系是（）。26 .逻辑函数y = ab十c的两种标准形式分别为（）、（ ）。27 .函数y=a + ab+a（c+d）,其反函数为（）。28 .已知逻辑函数 f= ab,它的或与非表达式为（）。

6、29 .在函数f=ab+cd的真值表中，f=1的状态有（）个。30 . y=ab+c+ad 的反函数式为（）。31 . f= a bcd+a b c+ab c +abc= 2 m （）。二、函数化简题（每题 5分，共200分）1 .化简逻辑函数 y(a,b,c, d) =m(0,2,4,6,10,14)2 .化简逻辑函数f =ac-ab + bc+ac d3 .化简逻辑函数 f = ab + ad + bd + bce4 .化简逻辑函数 f=abc+acd+ac5 .化简逻辑函数 y = ac +ac +bc +bc6 .化简逻辑函数1 z= ab +a.b c +ab c-bc=07 .化简

7、逻辑函数 f =ac +abc +bc + abc8 .化简逻辑函数 f ( a,b,c,d ) =，m(0,1,2,4,5,9)+ ed (7,8,10,11,12,13)9 .化简逻辑函数 y =m(1,3,4,9,11,12,14,15)+d(5,6,7,13)10 .化简逻辑函数 l(a,b,c,d)= m(0,2,5,7,8,10,13,15)11 .化简逻辑函数 f= em (1, 3, 8, 9, 10, 11, 14, 15)12 .化简逻辑函数 y(a,b,c) =em(2,3,6,7,14,15)13 .化简逻辑函数 l = ab+ab+ab + ab14 . f= 12

8、m(0,2,3,4,8,10,11)15 .化简逻辑函数 l(a,b,c,d)= zm(0,1,5,7,8,9,10,12,13,14,15)16 .化简逻辑函数 f(a,b,c,d)=z(0,6,9,10,12,15)+ d(2,7,8,11,13,14)17 .化简逻辑函数 y(a,b,c, d) = abc +a b cd +ab c + abcd ,且a, b, c, d不可能同时为0o18 .化简逻辑函数f(a,b,c,dm(1,3,4,7,13,14 片 d(2,5,12,15)19 .化简逻辑函数f(a,b,c,d azm(0,2,4,7,8,10,12,13)20 .化简逻辑函

9、数 l(a,b,c,d)二三m(0,1,2,4,5,6,8,9,10)21 .化简逻辑函数 y = aabc ,babc ,cabc22 .化简逻辑函数 f (a、b、c、d) = e m (0, 2, 8, 9, 10, 11, 13, 15)23 .化简逻辑函数 y = bcd +bc + acd + abd24.化简逻辑函数f ac+ab + bc+acd25 .用卡诺图把下逻辑函数化简成最简与或式。y=a+c+d +abcd +abcd给定约束条件为abcd abcd abcd abcd abcd abcd = 026 .化简逻辑函数 y (a,b,c,d) =m(0,1,4,9,12

10、) +ed(2,3,6,10,11,14)27 .化简逻辑函数 y(a,b,c, d) =em(0,1,4,6,9,13)+ed(2,3,5,11,15)28 .逻辑函数 y (a, b, c, d) =z (1,2,4,5,6,9)约束条件为 ab+ac=029 .化简逻辑函数 f = a(c + bd)(a + bd) + b(c + de) + bc30 .化简逻辑函数 f =(a +b +c +d j；a + b +c + d (a + b + c + d g+ b+c + d )(a +d )31 .用公式化简逻辑函数：y = ac6+bc +bd + ab +ac +b .c32

11、.化简逻辑函数 y =cd(a b计abc + a cd ,给定约束条件为 ab+ c50。33 .已知a昨1，试证明 ax+by = a x +b y 。34 .化简逻辑函数 f= a(b+ c ) +a (b +c)+ bcde+ b c (d+e)f35 .化简逻辑函数 y =ac +bc + bd+cd + a(b+c)+ abcd + abde36 .化简逻辑函数 y =a + b cd+a + c旨d37 .化简逻辑函数 f =(a+cka + bia+c /b+d/b + c)38 .化简逻辑函数 f(a, b, c, d az m(0,1,4,5,6,7,9,10,11,13,

12、14,15)39 .化简逻辑函数 f =kb+ab c+abc(ad +bc)40 .化简逻辑函数 y = abc +abd +acd +c d +abc +acd第四章一、填空题（每题 2分，共4分）1.2004个1进行异或运算的结果为（）。2. 74ls138是3线一8线译码器，译码为输出低电平有效，若输入为a2aia0=110时，输出、不翼？0应为（）。二、综合分析题（每题 15分，共15分）1.试分析如图所示的组合逻辑电路。1.写出输出逻辑表达式；2.化为最简与或式；3.列出真值表；4.说明逻辑功能。y2三、综合设计题(每题 15分，共300分)1 .某汽车驾驶员培训班结业考试，有三名

13、评判员，其中a为主评判员，b、c为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74ls138和与非门实现此功能的逻辑电路。2 .试用一片四位加法器将 5421bcd码转换为2421bcd码。请完成设计并画出接线图。3 . 试用一片 3 8 译码器 74ls138 及与非门实现如下逻辑函数f 1(a,b,c) = a 二 b 二 cf 2(a,b,c) = ab bc ac4 .用一片双 4 选一数据选择器及与非门实现如下逻辑函数f 1(a,b,c) = a 二 b 二 cf 2(a,b,c) = ab bc ac5 .试用一片四位加法器及最少的门电路将8421b

14、cd码转换为2421bcd码。请完成设计并画出接线图6 .用一片38译码器74ls138及与非门实现如下逻辑函数。f1(a,b,c) = a 二 b 二 cf2(a,b,c) = ab7 .某雷达站有3部雷达a、b、c,其中a和b功率消耗相等，c的功率是a的2倍。这些雷达由两台发电 器x和y供电，发电机x的最大输出功率等于雷达 a的功率消耗，发电机 y的最大输出功率是 x的3倍。要 求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。8 .设计“一位十进制数”的四舍五入电路(采用 8421bcd码)。要求只设定一个输出，并画出用最少“与非 门”实现的逻辑电路图。

15、9 .用 8选 1 数据选择器 ct74ls15校现下歹u函数：y(a,b,c,d) =2 m(1,5,6,7,9,11,12,13,14) c10 .试用一片四位加法器及最少的门电路将8421bcd码转换为5421bcd码。请完成设计并画出接线图。11 .试用一片74ls138辅以与非门设计一个 bcd码素数检测电路，要求：当输入为大于1的素数时，电路输出 为1,否则输出为0 (要有设计过程)。12 .已知一个ttl结构的8-1数据选择器，其选择输入法端口a1齐根断裂，信号无法输入。其余功能完好，请利用这片数据选择器实现逻辑函数f (a, b, c) =m (1, 2, 4, 7)。13 .

16、设计一个多功能组合逻辑电路。变量 m和n为功能选择输入信号。a、b为逻辑变量。f为电路的输出。当m、n取不同值时，电路具有不同的逻辑功能。试应用八选一数据选择器和适当的门电路实现。mnf00a01ab10ab11a+b14 .设计一位8421bcd码的判奇电路，当输入码含奇数个“1”时，输出为1,否则为0。要求使用两种方法实现：（1）用最少与非门实现，列出与非函数式；（2）用一片8选1数据选择器74ls151加若干门电路实现，画出电路图。15 .应用3线一8线译码器74ls138和适当的逻辑门设计一个一位全加器（1）列出全加器真值表（2）写出输出函数逻辑表达式（3）画出逻辑图16 .给定逻辑函

17、数 f （a, b, c, d） =m （4, 5, 6, 7, 8, 13, 14, 15）试用附图所示器件实现之。要求只能用附图中提供的器件和连线，不能再加其他器件。 输入只提供原变量,不提供反变量，也不提供0和1.附图中4选1多路选择器中的 b为高位。17 .应用3线一8线译码器74ls138和适当的逻辑门设计一个一位全减器（1）列出全减器真值表（2）写出输出函数逻辑表达式（3）画出逻辑图18 .今有a、b、c三人可以进入某秘密档案室，但条件是a、b、c三人在场或有两人在场，但其中一人必须是a,否则报警系统就发出警报信号。试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图

18、。19 .应用一个8-1数据选择器设计一个 8421bcd码四舍五入电路。当输入信号为0三dcbai 4时，输出信号 l为0,当输入信号为 5三dcbai 9时，输出信号 l为1。20 .试用四位超前进位全加器 74ls283和适当的逻辑门实现两个一位8421bcd码十进制数的加法运算。第五章一、填空题（每题 2分，共10分）1 .jk触发器要求状态由0- 1,其输入信号应为（）。2 .置位信号用来将触发器置位成（），复位信号用来将触发器复位成（）3 .将jk触发器的j端和k端连接在一起，其输出 q相当于对输入时钟信号（）分频。4 .对于jk触发器，若j = k ,则可完成（）触发器的逻辑功能

19、；若 j = k ,则可完成（）触发器的逻辑功能。5 .若用jk触发器来实现特性方程qnh1 =ad +ab,则jk端的方程应为（）.二、画图计算空题（每题 10分，共110分）1.图（a）中cp的波形如图（b）所示。要求：（1）写出触发器次态 qn+1的最简函数表达式和 y1、y2的输出方程。（2）在图（b）中画出q、y1和y2的波形（设 q n=0）图2. jk触发器，时钟波形cp及输入控制j、k波形如图所示。试分别画出主从型jk触发器和负边沿jk触发器输出端q的电压波形，设触发器的初始状态为零。11 . 11 rt :l_m ij3 日 e3 .试画出在cp脉冲作用下q1,q2,y对应的

20、电压波形.设触发器的初态为 0.123456cp i ii i14 .逻辑电路和各输入信号如图所示，画出各触发器q端的波形（触发器的初态均为零）acpbqlcprbq端的波形。设电路初态未被外电路确定，均a5 .触发器组成的电路如图所示。已知输入波形如图所示，画出 看作0。b cpc6 .图所示电路为单次脉冲发生电路。每按动一次按钮s,电路能输出一个定宽的脉冲。(1)试画出q1 、q2的波形。(2)结合时序波形图简要说明电路工作原理，指出电路输出的单脉冲的宽度。flqif2q2| 1234 后 .q2q1和q2的波形。要求给出分析过程，写出激7 .由jk和d触发器组成的电路和输入波形分别如下图

21、，试画出 励方程和状态方程。初始状态为q1=1, q2=0。8.已知电路及cp、a的波形如图所示，设触发器的初态均为0”，试画出输出端 b和c的波形。cpcp9.主从型jk触发器组成的逻辑电路及输出波形如图所示，画出输出端波形。10.由主从型jk触发器组成的电路及给定的输入波形如图所示。试画出输出端qi、q2的电压波形。cpcp 1234561x11.电路下图所示，试写出 z 1、z 2、z 3的输出逻辑表达式，并画出在 cp脉冲作用下，q 0、q 1、z 1、z 2、z 3的输出波形。画出 6个cp周期即可。（设q 0、q 1的初态分别为1态和0态）qi(,j ()第六章-、填空题（每题 2

22、分，共22分）1.构造一个十进制的加法计数器，需要多少（2.3.4.5.五个d触发器构成环形计数器，其计数长度为（ 欲将一个存放在移位寄存器中的二进制数乘以 用n位移位寄存器构成的扭环形计数器的模是（ 用移位寄存器产生 11101000序列，至少需要（）个触发器。）。16,需要（）个移位脉冲。）。）个触发器。6. 5位扭环形计数器的无效状态为7. n位触发器构成的扭环形计数器8. 欲构成能记最大十进制数为 制加法计数器芯片。),其无关状态数为个（）999的计数器，至少需要（）片十进制加法计数器，或（）片4位二进9.四位二进制减法计数器的初始状态为0011,四个cp脉冲过后它的状态为（10.有一

23、个左移位寄存器，当预先置入1011后，其串行固定接0,在4个移位脉冲cp作用下，四位数据的移位过程是（11. 一个五位的二进制加法计数器，初始状态为00000,问经过201个输入脉冲后，此计数器的状态为（二、画图计算空题（每题 10分，共1.2.3.4.应用四位二进制加计数器应用四位二进制加计数器应用四位二进制加计数器应用四位二进制加计数器74161741615.试画出下图所示逻辑电路clk o7416174161q350分）构成一个按8421bcd码计数的70进制计数器，画出电路连接图。构成一个按二进制计数的70进制计数器，画出电路连接图。构成一个按8421bcd码计数的60进制计数器。构成

24、一个按8421码计数的90进制计数器。一q。）的输出波形，试分析该电路的逻辑功能。11三、综合分析题(每题 15分，共240分)3 .已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：(3)说明(1) 写出驱动方程、状态方程、输出方程。 (2)画出状态转换表，状态图，指出是几进制计数器。该计数器能否自启动。q2q1=10.5.分析以下同步时序逻辑电路的逻辑功能。请写出分析过程。4 .电路如图所示，在时钟脉冲 clk作用下，当输入序列 x=1101111101时求输出序列z。初始状态cpq01jc1 1k1jc1 1k1jc1 1k6.电路下图所示，其中 ra=rb=10q ,

25、c=0.1 f,试问：1 .在uk为高电平期间，由555定时器构成的是什么电路，其输出 u0的频率f0=?2 .分析由jk触发器ff1、ff2、ff3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转 换图，说明电路能否自启动；3 . q3 q2、q1的初态为000, uk所加正脉冲的宽度为 tw=5/f0 ,脉冲过后 q3 q2、q1将保持在哪个状态?ra卜rb8 476 555 32 s1uo cpqflfjxz kq1q3uzqffj kto. oi7 .分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、状态转换表、画状态转换图、判断电 路能否自启动、并说明电路功

26、能title8 .逻辑电路如图所示，试分析其逻辑功能。若x端输入的串行码序列为5d36h,试求y端输出序列是什么?rdsizenumberrevisionbdate:file:胞3-may -2002 彳i a-sheet of“人资料用耐试卷my design.ddb drawn byk re9 .如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出状态表和状态图。10 .试分析同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按q3q2q1排列）11 .试分析下图所示的同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出状态转换 表和

27、状态转换图。cp15b12.试分析下图是多少进制的计数器，电路的分频比是多少？。要求有分析过程。13 .由两片74ls161 （四位同步二进制加法计数器）组成的同步计数器如图所示，试分析其分频比（即y与cp之频率比），当cp频率为20khz，则y的频率为多少？要求有分析过程。xlidq0 qi q2 qm cs2ldrdcpdo di d2 d33为ldrdq2q 3dqi2d o-q 1odp 12cs s ,cp f=20khz14 .序列码发生器电路如图所示。要求： (1)试画出该电路的状态图o o(2)指出z的输出序歹u。z11 0cp15 .由移位寄存器74ls194和38译码器组成

28、的时序电路如图所示。分析该电路。(1)列出该时序电路的状态迁移表(设起始状态为110)。(2)指出该电路输出端 z产生什么序列。yo y1y2y3 y4 y5 y6y7 t4ls138el e2 e3 a2 al ao16 .分析下两图给出的电路：1.说明这是多少进制的计数器？2.两片之间是多少进制?cpcp四、综合设计题（每题 15分，共210分）1 .试用d触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：100101 。2 .用最少的jk边沿触发器和少量与非门设计一个七进制加法计数器。3 .用jk触发器设计一个模为 4的同步可控加减计数器，当控制端x=0时

29、为模为4的加计数，当x=1时为模为4的减计数。d触发器和与非门为组件实现此同步计数器。4 .已知一个同步计数器的时序如下图所示。请用维持阻塞q1q25 .试用jk触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。6 .试用jk触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生如下数字序列信号：100110。7 .试设计一序列脉冲检测器，当连续输入信号110时，该电路输出为1,否则输出为0。8 .应用负边沿jk触发器设计一个1101序列检测器。当连续输入信号为1101时，其输出为1,否则输出为0。其检测的序列首尾可重复使用。9.试用正边沿jk触发器设计一同步时

30、序电路，其状态转换图如图所示，要求电路最简。10 .设计一个串行数据检测器。该检测器有一个输入端 x,它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出 y=1 ,否则输出丫=0。11 .试设计一序列脉冲检测器，x为输入，z为输出，当检测到 x （自左向右）连续输入信号 101时z=1 ,否则z=0, x输入的1不能首尾重复使用。12 .试用74161 （四位二进制计数器）、74138 （3线一一8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：灯闱1。13 .试用74161 （四位二进制计数器）、74138 （3线一一8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：58d ：h14 .试用74161 （四位二进制计数器）、74151 （81数据选择器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：73a:h第八章vcc=12v,电压控制端经 0.01 f电容接地，则上触发电平 ）v。一、填空题（每题 2分，共8分）1. 555定时器构成的施密特触发器，若电源电压 ut+ = （） v,下触发电平ut =（2 .在555定时器组成的脉冲电路中，脉冲产生电路有（ ）、（ ），3 .由555定时器构成的三种电