02-数电实验报告_第1页
02-数电实验报告_第2页
02-数电实验报告_第3页
02-数电实验报告_第4页
02-数电实验报告_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、02-数电实验报告 数字电子技术实验报告（二） 学院：大数据与信息工程学院 专业：电子信 息科学与技术 班级： 姓名 实验 学号实组验 实验时 间 2015 年 4 月 22 日 实验项 目名称 组合逻辑电路（半加器、全加器） 一、实验目的 1. 掌握组合逻辑电路的功能测试。 2. 验证半加器和全加器的逻辑功能。 3. 学会二进制数的运算规律。 二、实验仪器及材料 1、实验仪器设备：双踪示波器、数字万用表、数字电 路实验箱 2 器件 74LS00 二输入端四与非门 3 片 74LS86 二输入端四异或门 1 片 74LS54 四组输入与或非门 1 片 预习要求 1. 预习组合逻辑电路的分析方法

2、。 2. 预习用与非门和异或门构成的半加器、全加器 的工作原理 3. 预习二进制数的运算 四、实验内容及步骤 1. 组合逻辑电路功能测试 2. 用异或门（ 74LS86）和与非门组成的半加器电路 根据半加器的逻辑表达式可知， 半加器 Y是 A、B 的异 或，而进位 Z 是 A、B相与，即半加器可用一个异或门 和二个与非门组成一个电路。如图 2.2 1）在数字电路实验箱上插入异或门和与非门芯片 输入端 A、B接逻辑开关 k，Y，Z 接发光管电平显示。 （2）按表 2.2 要求改变 A、B 状态，填表并写出 y、z 逻辑表达式。 输入 A 0 1 0 1 端 B 0 0 1 1 输出 Y 0 1

3、1 0 端 Z 0 0 0 1 Y=A B Z=A*B 3. 全加器组合电路的逻辑功能测试 4. 用异或门、与或非门、 与非门组成的全加器电路的 逻辑功能测试 全加器电路可以用两个半加器和两个与门一个或门组 成。在实验中，常用一片双异或门、一片与或非门和 一片与非门来实现。 （1）画出用异或门、 与或非门和非门实现全加器的逻 辑电路图，写出逻辑表达式。 2）找出异或门、 与或非门和与非门器件按自己设计 5 画出的电路图接线，注意：接线时与或非门中不用的 与门输入端应该接地。 （3）当输入端 A1 B1 C1-1 为下列情况时，测量 S1 和 C1的逻辑状态并填入表 2.5 。 A 1 B1 C1-1 C1 S1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 表 2.5 输 A1 0 0 0 0 1 1 1 1 入 B1 0 0 1 1 0 0 1 1 端 1 C1- 0 1 0 1 0 1 0 1 6 S1 0 0 1 1 1 1 0 0 C1 0 0 0 1 0 1 1 1 输 出 端 实验 1. 总结全加器卡诺图的分析方法 ; 总结 根据全加器的真值表画出全加器卡诺图，根据 (回 卡诺图化简逻辑表达式。 答实 2. 试验中出现的问题和解决的办法： 验最 试验中

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论