DDR的基础知识

1、DDF的基础知识i.电源DDR的电源可以分 为三类：主电源VDD和VDDQ ,主电源的要求是 VDDQ=VDD , VDDQ是给10buffer供电的电源，VDD是给但是一般的使用中 都是把VDDQ和VDD合成一个电源使 用。有的芯片还有 VDDL，是给DLL供电的，也和 VDD使用同一电源即可。电源设计时，需要考 虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单 调性等。电源电压的要求一般 在5%以内。电流需要根据使用的 不同芯片，及芯片个数 等进行计算。由于 DDR的电流一般都比较大， 所以PCB设计时，如果有一个完整的 电源平面铺到管脚上，是最理想的状态，并且 在电源入口加大

2、电容储能，每个 管脚上加一个100 nF10 nF 的小电容滤波。参考电源Vref，参考电源 Vref要求跟随VDDQ，并且Vref=VDDQ/2 ，所以可以使用电源芯片提 供，也可 以采用电阻分压的方 式得到。由于 Vref 般电流较小，在几 个mA几十mA的数量级，所以 用电阻分压的方式， 即节约成本，又能在布 局上比较灵活，放置的 离Vref管脚比较 近，紧密的 跟随VDDQ 电压，所以建议使用此 种方式。需要注意分压 用的电阻在10010K 均可，需要使 用1%精度的电阻。Vref参考电压 的每个管脚上需要加 10nF的点容滤波，并且 每个分压电阻上也并联 一个电 容较好。VTT为匹配

3、电阻上 拉到的电源，VTT=VDDQ/2 。DDR的设计中，根据拓扑结构 的不同, 有的设计使用不到 VTT， 如控制器带的 DDR 器件比较少的情 况下。如果使用 VTT， 则 VTT 的 电流要求是比较大的 ， 所以需要走线使用铜 皮铺过去。并且 VTT 要求电源即可以吸电 流，又可 以灌电流才可以。一 般情况下可以使用专门 为 DDR 设计的产生 VTT 的电源芯片来满足要 求。而且，每个拉到 VTT的电阻旁一般放一 个10Nf100nF 的电容，整个VTT电路上需 要有 uF 级大电容进行 储 能。一般情况下， DDR 的数据线都是 一驱一的拓扑结构，且 DDR2 和 DDR3 内部都

4、有 ODT 做 匹配，所以不需要拉 到 VTT 做匹配即可得 到较好的信号质量。而 地址和控制信号线如果 是多负 载的情况下，会有一 驱多，并且内部没有 ODT， 其拓扑结构为走 T 点的结构，所以 常常需要使 用 VTT 进行信号质 量的匹配控制。2. 时钟DDR 的时钟为差分走线，一般使 用终端并联 100 欧姆 的匹配方式，差分走线 差分对控制阻 抗为 100ohm ， 单端线 50ohm 。需要 注意的是，差分线也可 以 使用串联匹配，使用 串联匹配 的好处是可以控制差 分信号的上升沿缓度， 对EMI可能会有一定的作用。3. 数据和 DQSDQS信号相当于数据信号的参考时 钟，它在走线

5、时需要保 持和CLK信号保持等长。DQS在 DDR2 以下为单端信号， DDR2 可作为差分信号，也可做单端，做单 端时需要将 DQS- 接地， 而 DDR3为差分信号，需要走线 100ohm 差分线。由于内部有ODT ,所以DQS不需要终端并联 100ohm 电阻。每 8bit 数据信号对应一组 DQS 信号。DQS 信号在 走线时需要与同组的 DQS 信号保持等长，控制单端 50ohm 的阻抗。在写数 据时 ,DQ 和 DQS 的中间对 齐，在读数据时， DQ 和 DQS 的边沿对齐。 DQ 信号多为一驱一， 并且 DDR2 和 DDR3 有内部的 ODT 匹配，所以一般 在进行串联匹配就

6、可以 了。4. 地址和控制地址和控制信号速度 没有 DQ 的速度快，以时钟的上升沿 为依据采样，所以需要 与时钟走 线保持等长。但如果 使 用多片 DDR 时 ，地址和控制信号 为一驱多的关系，需要 注意匹配方式 是否适合。5. PCB 布局注 意 事项PCB 布局时， 需要把 DDR 颗粒尽量靠近 DDR 控制器放置。每 个电源管脚需要放置一 个 滤 波电容，整个电源上 需 要有 10uF 以上大电 容放在电源入口的位置 上。电源最好使用独立 的层 铺到管脚上去。串联 匹 配的电阻最好放在源 端，如果是双向信号， 那么要统一放在同一端 。如 果是一驱多的 DDR 匹配结构， VTT 上拉电阻

7、需要放在最远端，注意芯片的 排 布需要平衡。下 图 是几种 DDR 的 拓扑结构，首先 ，一驱二的情况下分为 树状结构，菊花链和 Fly-by 结构， Flyby 是一种 STUB 很小的菊花 链结构。 DDR2 和 DDR3 走菊花链结构都是比较适 合 的。走树 状结 构可以把两片芯 片贴在 PCB 的正 反两面，对贴减小分叉 的长度。一驱多的 DDR 拓扑结构 比较复杂，需要仔细 进 行仿真。6. PCB 布线注 意 事项PCB 布线时， 单端走线走 50ohm ，差 分走线走 100ohm 阻抗。注意控制差分线等长 10mil 以内，同组 走 线根据速度的要求也 有 不同，一般为 50m

8、il 。控制和地址线及 DQS 线和时钟等长 ，DQ 数据线 和同组的 DQS 线 等长。注意时钟及 DQS 和 其他的信号要分 开 3W 以上距离。组间信号也要拉开至 少 3W 宽的距离。同一组信号最好在同 一 层布线。尽量减少过孔的数目 。7. EMI 问题DDR 由于 其速度快，访问频繁， 所以在许多设计中需要 考虑其对外的干扰性， 在设计时需 要注意一下几点原理有性能指标要求 的 ，易受干扰的电路模 块和信号，如模拟信号 ，射频信号，时钟信号 等，防止 DDR 对 其干扰，影响指 标 。DDR 的电 源和不要与其他易受干 扰的电源模块使用同一 电源，如必须使用同一 电源，要注 意使用电

9、感、磁珠或 电 容进行滤波隔离处理 。在时钟及 DQS 信 号线上，预留一些 可 以增加的串联电阻和 并 联电容的位置，在 EMI 超出 标准时，在信号完整 性 允许的范围内增大串 联电阻或对地电容，使 其信号上升延变缓，减 少对 外的辐射。进行屏蔽处理，使用金属外壳的屏蔽结构，屏蔽对外辐射。注意保持地的完整性。8. 测试方法注意示波器的探头和示波器本身的带宽能够满足测试要求。测试点的选择要注意选到尽量靠近信号的接受端。由于 DDR 信令比较复杂，因此为 了能快速测试、调试和 解 决信号上的问题，我 们希望能简 单地分离读 / 写比特。 此 时，最常用的是通过 眼 图分析来帮助检查 DDR 信号是否 满足电压、定 时和抖动方面的要求 。触发模式的设置有几 种，首先可以利用前导 宽度触发器分离读 /写信 号。根据 JEDEC 规范， 读前导的宽度为 0.9 到 1.1 个时钟周期，而写前导的宽 度规定为大于 0.35 个 时钟周期，没有上 限。第二种触发方式 是利用