数字电子技术试题库及答案期末考试秘籍

1、数字电子技术期末试题库一、选择题：A组：1. 如果采用偶校验方式，下列接收端收到的校验码中，（A ）是不正确的A、00100B、 10100C、 11011 D、 111102、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B ）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和3、在下列逻辑电路中，不是组合逻辑电路的是（D ）A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是（D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、55 5定时器不可以组成D。A.多谐振荡器 B.

2、单稳态触发器 C.施密特触发器 D. JK触发器6、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为1。A、有B、无C、允许D、不允许7、（ D ）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的 A/D转换器是（A ）电路A、并行比较型B、串行比较型C、并一串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是A. J-K触发器B. R-S触发器C. D触发器D. T触发器10、（电子专业作）对于 VHDL以下几种说法 错误的是（A ）A VHDL程序中是区分大小写的。B 一个完整的VHDL程序总是由库说

3、明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D结构体是描述元件内部的结构和逻辑功能B组：1、 微型计算机和数字电子设备中最常采用的数制是 （A ）A.二进制B.八进制C.十进制D.十六进制2、十进制数 6在8421BCD码中表示为 （ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使丫二A的电路是J-I4、 接通电源电压就能输出矩形脉冲的电路是 （D ）A.单稳态触发器B.施密特触发器C.D触发器D.多谐振荡器5、多谐振荡器有 （C）A.两个稳态B.一个稳态C.没有稳态D.不能确定

4、6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（D）A.与门B.与非门C.或非门 D.异或门HI1 Ibn1丫n7、 下列电路中属于时序逻辑电路的是 （B ）A.编码器B.计数器C.译码器D.数据选择器8、 在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的（A ）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路 （C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、 电路和波形如下图，正确输出的波形是 （A ）C组：1. 十进制数25用8421BCD码表示为 A 。A .11001B

5、 .0010 0101C. 100101D .100012. 当逻辑函数有n个变量时，共有D个变量取值组合？A. nB.2n C.n2 D. 2n3 .在何种输入情况下，“与非”运算的结果是逻辑0。 _DA .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是14 .存储8位二进制信息要_D个触发器。A. 2B. 3C. 4D. 85 .欲使JK触发器按Qn + 1=Qn工作，可使JK触发器的输入端_A_A. J=K=1 B. J = 0, K=1 C.J=O,K=OD. J = 1, K=06.多谐振荡器可产生 B 。A.正弦波B.矩形脉冲C.三角波D.锯齿波7 .在下列逻辑电

6、路中，不是组合逻辑电路的是 A 。A.译码器B.编码器C.全加器D.寄存器8. 八路数据分配器，其地址输入端有 B 个。A. 2B. 3C. 4D. 89. 8位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入 寄存器中。A. 1B. 2C. 4D. 810. 一个无符号8位数字量输入的DAC其分辨率为D位。A. 1B. 3C. 4D. 8D组：1、下列四个数中，最大的数是（B ）A、（AF） 16B （001010000010） 8421BCDC、（10100000） 2D、（198） 102、下列关于异或运算的式子中，不正确的是（B ）A、A 二 A=0B A 二 A = 1C、A

7、 二 0=ADA 二仁 A3、下列门电路属于双极型的是（A ）A、OC门BPMOSC、NMOSDCMOS4、对于钟控RS触发器，若要求其输出“0 ”状态不变，则输入的 RS信号应为A 、 RS=X0C 、 RS=X1B RS=0XD RS=1X5、如图所示的电路，输出F的状态是（D)r-_尸r：A一U+ F鬥 J:A AB AC 1D 06、AB+A在四变量卡诺图中有（B ）个小格是“ 1 ”。A 13B 12C 6D 57、二输入与非门当输入变化为（A）时，输出可能有竞争冒险。A. 01 10B. 00 10C. 10 11D. 11 01& N个触发器可以构成A. N- 1B.能寄存（B）

8、位二进制数码的寄存器。D. 2nC. N+19、以下各电路中，（A.多谐振荡器）可以产生脉冲定时。B. 单稳态触发器C.施密特触发器10、输入至少（A. 9E组：D. 石英晶体多谐振荡器B）位数字量的D/A转换器分辨率可达千分之一。B. 10C.11D. 121、下列编码中，属 可靠性编码的是A.格雷码 B. 余3码2、F列电路中，不属于时序逻辑电路的是A.计数器B加法器C.寄存器D . M序列信号发生器C. 8421BCD 码 D. 2421BCD 码3、 下列函数 Y=F （A,B,C,D ）中，是最小项表达式形式的是 。A. Y=A+BCB. Y=ABCD+ACC . Y =AB CD

9、ABCD D . Y BCD ABCD4、 要实现Qn+=Qn,JK触发器的J、K取值应为 。A J=0, K=0 B . J=0, K=1 C . J=1, K=0 D . J=1 , K=15、 用555定时器组成施密特触发器，外接电源VCC=12V电压，输入控制端 CO外接10V电压时，回差电压为A. 4VB. 5VC. 8V D. 10V二、判断题：A组：1、MP 3音乐播放器含有 D/A转换器，因为要将存储器中的数字信号转换成优美动听的模 拟信号 音乐。（V ）2、 真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（V ）3、 有冒险必然存在竞争，有竞争就一定引起冒

10、险。（X ）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（X ）5、 （电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（X ）B组：1时序电路无记忆功能，组合逻辑电路有记忆功能。 (X )2、 在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。(X )3、 基本的RS触发器是由二个与非门组成。 (V )4、 A/D转换器是将数字量转换为模拟量。 (X )5、 逻辑电路如下图所示，只有当A=0 , B=0时Y=0才成立。 (V )BIC组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。(X )

11、2 三态门的三种状态分别为：高电平、低电平、不高不低的电压。(X )3. D触发器的特性方程为 Qn+1 = D,与Qn无关，所以它没有记忆功能。(X )4. 编码与译码是互逆的过程。(V )5. 同步时序电路具有统一的时钟CP控制。(V )D组：1、 时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。(X )2、 D触发器的特性方程为 Qn+1 = D,与Qn无关，所以它没有记忆功能。(X )3、 用数据选择器可实现时序逻辑电路。(X )4、 16位输入的二进制编码器，其输出端有4位。(V)5、 时序电路不含有记忆功能的器件。(X )填空题:输入 A B输出 F0 000 101

12、00A组：1、数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、 时序逻辑电路 。2、三态门的三种状态是指 0、 1 、高阻。3、实现A/D转换的四个主要步骤是 采样 、 保持 _、 量化 _、 编码o4、将十进制转换为二进制数、八进制数、十六进制数：(25.6875 ) d =() b =()o5、 寄存器分为基本寄存器和-移位寄存器两种。6、半导体数码显示器的内部接法有两种形式：共接法和共 阴极接法。7、 与下图真值表相对应的逻辑门应是_与门1 118、已知L=aC+Bc，贝y L的反函数为F=。9、 基本RS触发器，若现态为1, S= R=0,则触发状态应为 1 。10、 (电子

13、专业选作)ROM的存储容量为 1K X 8,则地址码为 位，数据线为8位。B组：1、 请将下列各数按从大到小的顺序依次排列：(246) 8 ； (165) io; (10100111) 2； (A4 ) 16(10100111) 2 (246) 8 (165) 10 (A4 ) 162、 逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图 。3、 TTL逻辑门电路的典型高电平值是3.6V，典型低电平值是0.3 V。4、 数据选择器是一种多个 输入 单个输出的中等规模器件。5、OC门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门。6、 逻辑表达式为F二BC AC A

14、B，它存在0 冒险。7、 时序逻辑电路在某一时刻的状态不仅取决于这一时刻 的输入状态，还与电路过去的状态有关。8、 触发器按逻辑功能可以分为RS 、D、JK、T 四种触发器。9、 双稳态触发器电路具有两个稳态 ，并能触发翻转的两大特性。10、 模数转换电路包括采样 、 保持 、 量化 和编码 四个过程。C组：1、 二进制(1110.101 ) 2转换为十进制数为14.625。2、 十六进制数(BE.6) 16转换为二进制数为 (10111110.011) 2。3、F= A BCD+A B C+AB C +ABC =工 m( _7,10,11,12,13,14,15_)。4、 F=AC+ B D

15、 的最小项表达式为工 m (1,3,9,10,11,14,15) 。5 . 一个基本RS触发器在正常工作时，它的约束条件是R+S = 1 ,则它 不允许输入S = 0且R= 0的信号。6.555定时器的最后数码为555的是 TTL 产品，为7555的是CMOS产 品。7、TTL与非门的多余输入端悬空时，相当于输入 高电平。8 数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、 时序逻辑电路 。9 对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。10、F=AB+ C 的对偶函数是 F1= (A+B ) CD组:1、 将(234) 8 按权展开为2X 82+3

16、X 81+4 X 8。2、 ( 10110010. 1011) 2=(262.54)8=(B2.B)花3、逻辑函数 F=A+B+CD的反函数F = A B ( C+D )。4、 逻辑函数通常有真值表 、代数表达式、卡诺图 等描述形式。5、施密特触发器具有 回差 现象，又称 电压滞后 特性。6、 在数字电路中，按逻辑功能的不同，可以分为逻辑电路和时序电路。7、 消除冒险现象的方法有修改逻辑设计、吸收法、 取样法和选择可靠编码 。8、触发器有 2个稳态，存储8位二进制信息要 8个触发器。9、 逻辑代数运算的优先顺序为非、与、 或 。10、寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器

17、。E组：1、 数字信号的特点是在 上和上都是不连续变化的，其高电平和低电平常用和来表示。2、 请将下列各数按从大到小的顺序依次排列：(123) 8； ( 82) 10; (1010100) 2； (51 )16 ,以上四个数中最小数的8421BCD码为)8421BCD3、除去高、低电平两种输出状态外，三态门的第三态输出称为状态。4、在555定时器组成的脉冲电路中，脉冲产生电路有 ，脉冲整形电路有、，其中属于双稳态电路。5、存储容量为 4KX 8的SRAM有根地址线，有 根数据线，用其扩展成容量为16KX 16的SRAM需要片。和编码。6、实现A/D转换的四个主要步骤是四、 综合题A组：1、用代

18、数法化简：丫二AB AC BC AC解：丫 = AB BC A(C C) =AB BC A = A AB BC2、卡诺图化简:y(AtBtC) = Sm(0JJ) + Sd(46)Y的逻辑表达式并画出输出波形。AB3、电路如下图所示，已知输入波形，试写出-TLTLTLBf Ir解：Y = AB4、跟据给定的Ui波形，画出电路的输出U0。d 411-u/V|A*V AB BC CA(3)根据表达式列出真值表：ABCY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11(4)由真值表判断电路的逻辑功能为：当输入A、B、C中有2个或3个为1时，输出Y为1，

19、否则输出Y为0。所以这个电 路实际上是一种3人表决用的组合电路：只要有 2票或3票同意，表决就通过。E组：将函数化简为最简与或式1、代数法化简： _F AB C AC ABC BCD2、卡诺图化简:F(A,B,C,D)=刀 m(0,2, 5,7,8,10,11,13)+ 刀 d(3,14,15)分析下图所示电路的逻辑功能（写出表达式，列真值表，描述功能）触发器F1触发器F2B由边沿触发器构成如下电路，分析触发器F1和F2驱动方程和时钟方程 ，说明两个触发器工作原理，试画出图示输入信号作用下 QQ2的输出波形，设初态QQ= 11。触发器F1 :触发器F2 :74LS138实现的电路图。YoYi丫2丫3Y4丫5丫6丫7用74LS138译码器芯片实现函数，写出最小项表达式，画出F(A,B,C)二 BC AB ABC74LS138AAiA0STaSt；计数器设计(1)以74LS290为核心，添